|
|
  |
3 потока Е1 через оптику |
|
|
|
Jan 13 2009, 11:21
|
Участник

Группа: Свой
Сообщений: 73
Регистрация: 13-07-06
Пользователь №: 18 791

|
Уважаемые специалисты, направьте на правильный путь, а то что то я совсем запутался.
Есть задача передать 3 (в крайнем случае 2) потока E1 по оптике.
Сначала я хотел решить данную задачу путем "упаковывания" 3-х потоков Е1 в один поток Е3 (с применением какого-либо аппаратного трансивера Е3) и затем включению данного трансивера в режим CMI и подключения к оптическому SFP модулю. Но начав просматривать трансиверы E3 (Dallas, Exar и т.д.) обнаружил, что они не поддерживают работу с линейным кодированием CMI, хотя практически все E1 трансиверы его поддерживают. Получется нужно самостоятельно реализовывать CMI кодер\декодер и подключать его к E3 фреймеру. Сам CMI кодек я думаю не так уж и сложен, но подозревают возникнут сложности с выделением тактового сигнала из принятого CMI кода, т.к. никогда с такими вещами не сталкивался.
Собственно вопросы: 1. Я плохо искал E3 трансиверы? Если кто сталкивался с образцами которые бы мне подошли, дайте знать. И вообще почему они так обделены в плане прямого подключения к оптическим каналам. 2. Существуют ли еще какие нибудь способы решения моей задачи? 3. Очень приветствуются ссылки на реализацию выделения синхросигнала из CMI кода.
Заранее спасибо.
|
|
|
|
|
Jan 13 2009, 12:07
|

Участник

Группа: Свой
Сообщений: 74
Регистрация: 9-01-07
Из: Украина
Пользователь №: 24 228

|
Доброе время суток!!! Скажите пожалуйство, а зачем Вам Е3 поток - насколько я знаю Е3 поток это 4*Е2  Если что то и упаковывать то легще всего в Е2 = 4*Е1. По поводу решение данной задачи, то Вам всего удобнее взять ПЛИС на котором и реализовать всю эту "маму" либо поискать готовое решение в одном корпусе у того же Intel, DS, Infinion ..... Когда я свой кросс-коммутатор делал - поставил ПЛИС, на которой все это было и реализованно  С Уважением, Владимир. и Удачи Вам в Ваших делах
|
|
|
|
|
Jan 13 2009, 13:00
|
Участник

Группа: Свой
Сообщений: 73
Регистрация: 13-07-06
Пользователь №: 18 791

|
Цитата(Vladimir_J @ Jan 13 2009, 15:07)  Доброе время суток!!! Скажите пожалуйство, а зачем Вам Е3 поток - насколько я знаю Е3 поток это 4*Е2  Если что то и упаковывать то легще всего в Е2 = 4*Е1. Согласен. Но аппаратных трансиверов Е2 я что-то не нашел совсем, у всех известных мне производителей имеются линейки только E1 и E3.
|
|
|
|
|
Jan 16 2009, 20:46
|
Участник

Группа: Участник
Сообщений: 32
Регистрация: 26-08-08
Пользователь №: 39 831

|
Цитата(DeC_NN @ Jan 13 2009, 16:00)  Согласен. Но аппаратных трансиверов Е2 я что-то не нашел совсем, у всех известных мне производителей имеются линейки только E1 и E3. День добрый! Вы с ПЛИСами дружите или нет? Если да, то я могу подсказать ОЧЕНЬ дешевое решение. 4Е1 упаковываются на раз. Но нужен ПЛИС и немного голову поломать, но очень немного. на сколько немного, подскажу
Сообщение отредактировал PavelTs - Jan 16 2009, 20:46
|
|
|
|
|
Jan 19 2009, 06:25
|
Участник

Группа: Свой
Сообщений: 73
Регистрация: 13-07-06
Пользователь №: 18 791

|
Цитата(PavelTs @ Jan 16 2009, 23:46)  День добрый! Вы с ПЛИСами дружите или нет? Если да, то я могу подсказать ОЧЕНЬ дешевое решение. 4Е1 упаковываются на раз. Но нужен ПЛИС и немного голову поломать, но очень немного. на сколько немного, подскажу  Добрый день. Дружу, но не профи. Сейчас как раз занимаюсь тем о чем Вы написали. Буду рад подсказке
|
|
|
|
|
Mar 11 2009, 09:46
|
Участник

Группа: Участник
Сообщений: 32
Регистрация: 26-08-08
Пользователь №: 39 831

|
Цитата(DeC_NN @ Jan 19 2009, 09:25)  Добрый день. Дружу, но не профи. Сейчас как раз занимаюсь тем о чем Вы написали. Буду рад подсказке  Если все еще актуально, то попробуйте применить практически любой Phy для Fast Ethernet в режиме 100Base-FX, т.е. в оптической реализации. На выходе у вас будут 4 линии данных, сигнал RxDV (кадровый строб) и тактовый сигнал 25 Мгц. Для RxDV есть естественные ограничения - MAX длина активного состояния примерно 3000 тактов (1500 кбайт), MIN интервал неативного состояния 20 тактов (10 байт). Поэтому надо сделать в ПЛИС буферы для передачи и приема, некоторую реализацию стаффингования и борьбу с джиттером. Вот и все. Борьбу с джиттером можно возложить на Phy G703 от Cortina или Infineon. Мне кажется, что уже выдал много идей  Боритесь! Дорогу осилит идущий!
|
|
|
|
|
Mar 17 2009, 08:10
|
Участник

Группа: Свой
Сообщений: 73
Регистрация: 13-07-06
Пользователь №: 18 791

|
Цитата(PavelTs @ Mar 11 2009, 12:46)  Если все еще актуально, то попробуйте применить практически любой Phy для Fast Ethernet в режиме 100Base-FX, т.е. в оптической реализации. На выходе у вас будут 4 линии данных, сигнал RxDV (кадровый строб) и тактовый сигнал 25 Мгц. Для RxDV есть естественные ограничения - MAX длина активного состояния примерно 3000 тактов (1500 кбайт), MIN интервал неативного состояния 20 тактов (10 байт). Поэтому надо сделать в ПЛИС буферы для передачи и приема, некоторую реализацию стаффингования и борьбу с джиттером. Вот и все. Борьбу с джиттером можно возложить на Phy G703 от Cortina или Infineon. Мне кажется, что уже выдал много идей  Боритесь! Дорогу осилит идущий! Спасибо. Заложился на собственную реализацию. Уже написал в ПЛИС фреймер/дефреймер по частям, потом думаю все это пустить через PECL драйвер на оптотрансивер. Пока все планируется делать без джитеродавки. Если ничего не получиться подумаю над вашим вариантом
|
|
|
|
|
Mar 24 2009, 06:14
|
Участник

Группа: Свой
Сообщений: 73
Регистрация: 13-07-06
Пользователь №: 18 791

|
Цитата(cdg @ Mar 17 2009, 11:28)  Чтобы ничего не выдумывать, берите и читайте стандарт Е2 G742, делайте так как там написано, Примерно так и делаю, только повыбрасывал "лишнюю" требуху  Цитата(cdg @ Mar 17 2009, 11:28)  DPLL сделаете в той-же ПЛИС имея частоту раз в 8 большую частоты передачи. Вы имеете ввиду выделение частоты из сигнала? У меня данное выделение сейчас сделано на сдвиговых регистрах с использованием увосьмеренной частоты, уж не знаю можно ли это назвать DPLL. В симуляторе все работает, на реальной схеме еще не проверялось.
|
|
|
|
|
Mar 26 2009, 06:03
|
Местный
  
Группа: Свой
Сообщений: 313
Регистрация: 8-09-04
Из: Таганрог
Пользователь №: 617

|
Цитата(DeC_NN @ Mar 24 2009, 09:14)  Вы имеете ввиду выделение частоты из сигнала? У меня данное выделение сейчас сделано на сдвиговых регистрах с использованием увосьмеренной частоты, уж не знаю можно ли это назвать DPLL. В симуляторе все работает, на реальной схеме еще не проверялось. Это и есть Clock Recovery System на основе DPLL(Digital Phaze Loced Loop)  , а так все правильно, на счет подавления джиттера смотрите микросхему lxt332, делал как там, все просто, после модификации - расширения глубины FIFO получил частоту среза канала передачи по джиттеру не хуже 0.05Гц (оптимум между джиттером и вандером системы в районе 0.1Гц), измерялось в ЛОНИИС, так что результам можно вполне доверять. Успехов.
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|