Не подскажите ли где можно взять
мануал на HyperLynx ?

К пакету прилагается толковый туториал(правда на английском), в котором показаны основные функции.

Вопрос: насколько не обходим этот их pre-layout analysis (это вроде когда топология ещё не разработана). Что действительно полезное можно расчитать заранее?

Заранее можно прикинуть тип терминирующей цепи -
последовательный резистор, параллельный резистор,
комбинации резисторов и конденсаторов, ферритовые бусины
и т.д и т.п

Ну это как закажете... прога втягивает всю плату полностью, со всеми слоями. А потом просто выбираете нужные цепи и моделируете. Прога действительно удачная и интуитивно понятная. И точность результатов очень высокая, разумеется при использовании корректных моделей. Проверял хорошим осциллографом.

Доброго времени суток.
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина ).
Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.

И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.

Заранее благодарен за ответ .

Edit>Ref_IC_Automapping привязка модели по RefDes
Edit>QPL_IC_Automapping привязка модели по типу компонента

а вот вопрос - у меня в HYPERLYNX осциллограф спектра нельзя развернуть во весь экран - это так и положено ?
осцилограф сигнала тот разворачивается во весь экран а это ни в какую - у него даже это серенькое

Но растянуть то можно.

спасибо
такокого тормОза я от себя не ожидал

Возникают проблемы с подключением IBIS-модели(отсутствует готовая).
Уважаемый Александр fill Филлипов на форуме Megratec было указал, что (ответ был не мне):

"Помимо указанного Вами способа описания IBIS файла, есть еще и упрощенный способ, где каждому пину не ставится в соответствие модель. Кол-во строчек в секции [package] равно кол-ву разных типов пин. Например выдержка из такого файла :

[Component] tech_f
[Manufacturer] VeriBest
[Package]
R_pkg 0. NA NA
L_pkg 0. NA NA
C_pkg 0. NA NA
[Pin] signal_name model_name
1 GND GND
2 VCC POWER
3 IN inf
4 OU ouf
5 BI bif
6 TR trf
7 OD odf

Присвоение модели будет происходить при чтении типа пина из PDB. Тогда нужно будет править только в одном месте — в PDB.
При этом способе многим PDB можно поставить в соответствие один технологический файл IBIS. В приведенном примере у нескольких PDB будет стоять атрибут IBIS со значением tech_f. И несмотря на то что пинов в PDB будет разное кол-во и намного больше чем перечисленно в IBIS, все будет работать"

Вопросы:
1. При экспорте Expedition -> HyperLinx нужно ли переписывать *.ibs в папку библиотек HyperLinx?
2. При работе в связке Expedition -> HyperLinx правильно ли я понял, что должно быть соответствие
[Pin] <-> Pin Number
signal_name <-> Pin Type
3.Если сделать описания для всех ножек, то экспорт в HyperLinx происходит адекватно. Но если, например, для микросхемы имеющей Pin Type только Input и Output в модели имеется описание

[Pin] signal_name model_name
1 GND GND
2 VCC POWER
3 IN inf
4 OU ouf
или
[Pin] signal_name model_name
GND GND GND
VCC VCC POWER
IN IN inf
OU OU ouf
выдается сообщение
... pin 5 not loaded from ...
... pin 5 of component ... has no model
Если возможно подробно опишите структуру секции [package] при которой число пинов в PDB больше чем перечисленно в IBIS.
Каким образом при этом берётся значение [Pin] и signal_name.
4. Каким образом поступать, если используется сигнал, отсутствующий в Pin Type в Expedition(например PCI) - что писать в signal_name?

1. Да переписать, или добавить директорию где лежит файл с моделью в пути поиска моделей HL (меню Options>Directories)
2. Да
3. Для HL надо делать полную модель компонента , т.е описать все пины
4. Можете не задавать никакой. А вообще что за тип PCI?

Прочитав Ваш ответ, понял что ошибся, спутав тип контакта и модели драйвера.

Если, например, у символа Pin Type - Bidirectional, а генерируемая IBIS-модель в столбце signal_name содержит имя сигнала(напр AD(0)), то для правильной работы HL следует заменить имя сигнала на BI?

Можно ли оставлять signal_name пустым?

Откройте спецификацию IBIS (в хепле HL она есть), там написанно что:
в столбце Pin пишите номер пина,
в столбце signal_name пишите имя сигнала взятое из datasheet
в столбце model_name пишите имя модели

т.е если номер пина 12, имя сигнала AD0, а модель BI-1 то:
[Pin] signal_name model_name R_pin L_pin C_pin
12 AD0 BI-1 NA NA NA

тип поведения пина будет определен в модели
[Model] BI-1
Model_type I/O

Такой вопрос... Ментор подразумевает, что у платы имеется хотя бы один плановый (земляной) слой. У меня плата двухслойная и при отсутствии альтернативы я назначил этот тип нижнему слою. Но у меня на плате этот слой получается сигнальным (с заливкой свободных участков по возможности землей). Этот ньюанс Ментором нормально отработается?

Насколько я понимаю данная задача сложная для расчетов (в литератере видел что заливка может принести не только положительный эффект, но и отрицательный) и поэтому к ее решению пока только приближаются.