Полная версия этой страницы: Hyperlinyx
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Mentor-ExpeditionPCB
Начал разбираться с шумами в specctra, но знатоки присоветовали эту тему ковырять в Hyperlinyx, типа там удобнее, понятнее, лучше. Как вы считаете, Hyperlinyx действительно имеет приимущества перед Specctra? Если да, то какие?
программа Hyperlinx специально предназначена для анализа влияния топологии печатных плат на распространение сигналов (анализ целостности сигналов) и позволяет посмотреть форму сигналов с учётом влияния печатной платы, терминаторов итд. Это весьма актуально на высоких частотах.
specctraQuest делает ровно тоже самое
просто товаришь видимо немного сптал изза созвучности или просто недописал слово quest
просто товаришь видимо немного сптал изза созвучности или просто недописал слово quest
Цитата(net @ Aug 11 2004, 12:05 AM)
specctraQuest делает ровно тоже самое
просто товаришь видимо немного сптал изза созвучности или просто недописал слово quest
просто товаришь видимо немного сптал изза созвучности или просто недописал слово quest
никогда не играл со SpecctraQuest, только собираюсь, но HyperLynx выгодно отличается ото всех остальных Менторовских продуктов в лучшую сторону - единственный легко понимаемый, логичный и очень дружелюбный пакет. На телесисе была большая дискуссия о реальности результатов, тут сказать ничего не могу, только одно - где следуешь советам HyperLynx в критичных цепях, все работает с первого раза, ну а уж проверять осцилографом нет ни желания, ни времени
Estj ochenj klassnaja funkcija w Hyperlynx - wy naprjamuju widite wse cepi, kotorye dajut "crosstalk" na interesujushuju was cepj. W Specctraquest, conechno-zhe, tozhe estj wozmozhnostj eto uwidetj (ESTIMATED CROSSTALK), no ne tak udobno, kak w Hyperlynx. W Hyperlynx, wy prosto "hodite" po COUPLING REGIONS, widite w kakih slojah i iz-za kakih cepej estj "crosstalk".
Chto kasaetsja blizosti k realnosti, tak eto opredeljaetsja prezhde wsego IBIS modelami, a ne simulatorom...
Chto kasaetsja blizosti k realnosti, tak eto opredeljaetsja prezhde wsego IBIS modelami, a ne simulatorom...
согласен что hyperlynx дружелюбнее спектраквеста - сам им пользовался и с него начинал потому что в нем смог сразу запустить анализ платы из PSD - не читая документации - в то время как первые шаги (без чтения доки) не дали таких же легких результаттов в квесте 
но я отвечал не на это а просто немного изменил ответ товарища что именно для этого и предназначен потому что произошла некоторая путаница в названиях продуктов - а для тех кто не читал доки могут неправильно понять
но я отвечал не на это а просто немного изменил ответ товарища что именно для этого и предназначен потому что произошла некоторая путаница в названиях продуктов - а для тех кто не читал доки могут неправильно понять
Позволяет ли Hyperlynx анализировать аналоговые цепи? А влияние цифры на RF тракты?
S analogom u Hyperlynx - problema. Wprochem, kak i u wseh SI simulatorow. S etim luchshe w Spectraquest - tam wy mozhete opisatj analogowyj element pri pomoshi Spice konstrukcij (E-Spice). Prawda, w poslednih wersijah Hyperlynx (7.1, 7.2), po-moemu, mozhno podkluchitj H-Spice dlja "sowmestnoj" simulacii.
Chto kasaetsja wlijanija "cifry" na RF, to tolko w plane modelirowanija crosstalk ot cifrowyh linij, i posledujushem modelirowanii etogo wlijanija w Spice.
Kstati, w Hyperlynx wy mozhete "preobrazowatj" wash PCB layout ( interesujushie was mesta) w Spice model, s uchetom wseh svjazej i parazitnyh emkostej - s celju modelirowanija analogowoj chasti w SPICE s uchetom realnoj PCB.
Chto kasaetsja wlijanija "cifry" na RF, to tolko w plane modelirowanija crosstalk ot cifrowyh linij, i posledujushem modelirowanii etogo wlijanija w Spice.
Kstati, w Hyperlynx wy mozhete "preobrazowatj" wash PCB layout ( interesujushie was mesta) w Spice model, s uchetom wseh svjazej i parazitnyh emkostej - s celju modelirowanija analogowoj chasti w SPICE s uchetom realnoj PCB.
Спасибо. Преобразование в Spice модель участка топологии, кажется, есть и в SQ, но я не уверен. Кстати в Hyperlinx моделируется вся топология или малая ее часть, как в SQ?
А как с входными данными для Hyperlinx?
Плату можно разводить в чем угодно или есть ограничения на
типы входных файлов?
Плату можно разводить в чем угодно или есть ограничения на
типы входных файлов?
Мне пришлось им пользоваться из PCAD2002. Надо было посмотреть как проходят сигналы на 100 Мег. Потом его забросил а сейчас хочу начать снова, но только более капитально и с менторовским ICX в связке...
Naschet preobrazovanija w spice - eto delaetsja dlja kazhdoj cepi otdelno, s uchetom swjazej na drugie cepi, esli crosstalk prewyshaet zadannyj wami porog ( libo elektricheski, w milliwoltah, libo "geometricheskij" - w mm/mil)
Whodnye dannye dlja Hyperlynx - wsegda "hyp" file. On mozhet bytj poluchen iz wyhodnyh fajlow drugih sred razrabotki, pri pomoshi transljatorow. W pakete Hyperlynx ( wo wsjakom sluchae s "zakromow" estj rjad transljatorow iz Allegro (.dsn file), PCAD i ne pomnju eshe neskoljkih. No lichno ja polzowalsja tolko Allegro. Esli wy rabotaete so SQ, to nado "brd" file snachala preobrazowatj ( EXPORT/ALLEGRO ) w "dsn" file , a potom pri pomoshi transljatora s Allegro - poluchitj HYP fail slja Hyperlynx. Kakih-libo neprijatnostej zamecheno ne bylo.
Если плата сделана в Pcad2003, покажет волновые сопротивления проводов и форму сигналов? Для последних надо делать тест-бенчи?
K sozhaleniju, s PCAD ja ne rabotal, poetomu i ne proverjal rabotu konvertera PCAD/Hyperlynx. No on estj, eto tochno...
Wolnowye soprotiwlenija - odnoznachno. Prichem esli trassa imeet neskolko segmentow raznoe shiriny, perehody so sloja na sloj i t.d. - to wy mozhete widetj wolnowye soprotiwlenija po segmentam - min, max, average... Takzhe s uchetom impedansow driver i receiver. Krome togo, TERMINATION WIZARD pokazhet rekomenduemoe znachenie terminacii i t.d. No, chtoby wse eto bylo blizkim k realnosti - wy dolzhny:
1) Obespechitj prawilnye znachenija STACKUP - raspolozhenie sloew, raspredelenie sloew zemli/pitanija, dielektr. pronicaemostj (Er) dlja wseh sloew dielektrika, tolshinu sloew medi i t.d. Wse eti dannye luchshe utochnitj u proizwoditelja PCB, poskoljku, naprimer, dazhe Er zawisit ot togo, wnutrennij eto sloj ili wneshnij, i uzh konechno silno otlichaetsja ot 4.3 dlja FR4...
2) Obespechitj prawilnye IBIS modeli wseh podkljuchennyh driver-ow i receiver-ow, poskolku wse whodnye/wyhodnye impedansy i ih zawisimostj ot nagruzki, opredeljajutsja simuljatorom imenno iz IBIS modelej.
Naschet formy signalow - konechno, wy smozhete widetj wse iskazhenija formy sugnalow, prichem w rezhime "what if", t.e. wy mozhete igratjsja welichinami resistorow terminacii, wwoditj dopolnitelnuju terminaciju (dazhe esli ee net na realnom PCB).
Wolnowye soprotiwlenija - odnoznachno. Prichem esli trassa imeet neskolko segmentow raznoe shiriny, perehody so sloja na sloj i t.d. - to wy mozhete widetj wolnowye soprotiwlenija po segmentam - min, max, average... Takzhe s uchetom impedansow driver i receiver. Krome togo, TERMINATION WIZARD pokazhet rekomenduemoe znachenie terminacii i t.d. No, chtoby wse eto bylo blizkim k realnosti - wy dolzhny:
1) Obespechitj prawilnye znachenija STACKUP - raspolozhenie sloew, raspredelenie sloew zemli/pitanija, dielektr. pronicaemostj (Er) dlja wseh sloew dielektrika, tolshinu sloew medi i t.d. Wse eti dannye luchshe utochnitj u proizwoditelja PCB, poskoljku, naprimer, dazhe Er zawisit ot togo, wnutrennij eto sloj ili wneshnij, i uzh konechno silno otlichaetsja ot 4.3 dlja FR4...
2) Obespechitj prawilnye IBIS modeli wseh podkljuchennyh driver-ow i receiver-ow, poskolku wse whodnye/wyhodnye impedansy i ih zawisimostj ot nagruzki, opredeljajutsja simuljatorom imenno iz IBIS modelej.
Naschet formy signalow - konechno, wy smozhete widetj wse iskazhenija formy sugnalow, prichem w rezhime "what if", t.e. wy mozhete igratjsja welichinami resistorow terminacii, wwoditj dopolnitelnuju terminaciju (dazhe esli ee net na realnom PCB).
Не подскажите ли где можно взять
мануал на HyperLynx ?
мануал на HyperLynx ?
К пакету прилагается толковый туториал(правда на английском), в котором показаны основные функции.
Вопрос: насколько не обходим этот их pre-layout analysis (это вроде когда топология ещё не разработана). Что действительно полезное можно расчитать заранее?
Вопрос: насколько не обходим этот их pre-layout analysis (это вроде когда топология ещё не разработана). Что действительно полезное можно расчитать заранее?
Цитата(Duke_N @ Aug 25 2005, 20:24)
К пакету прилагается толковый туториал(правда на английском), в котором показаны основные функции.
Вопрос: насколько не обходим этот их pre-layout analysis (это вроде когда топология ещё не разработана). Что действительно полезное можно расчитать заранее?
Вопрос: насколько не обходим этот их pre-layout analysis (это вроде когда топология ещё не разработана). Что действительно полезное можно расчитать заранее?
Заранее можно прикинуть тип терминирующей цепи -
последовательный резистор, параллельный резистор,
комбинации резисторов и конденсаторов, ферритовые бусины
и т.д и т.п
Цитата(Paul @ Aug 16 2004, 10:31)
Спасибо. Преобразование в Spice модель участка топологии, кажется, есть и в SQ, но я не уверен. Кстати в Hyperlinx моделируется вся топология или малая ее часть, как в SQ?
Ну это как закажете... прога втягивает всю плату полностью, со всеми слоями. А потом просто выбираете нужные цепи и моделируете. Прога действительно удачная и интуитивно понятная. И точность результатов очень высокая, разумеется при использовании корректных моделей. Проверял хорошим осциллографом.
Доброго времени суток.
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина
).
Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ
.
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина
).Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ
.
Цитата(Duke_N @ Aug 31 2005, 20:28)
Доброго времени суток.
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина ).
Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ .
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина
).Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ
.Edit>Ref_IC_Automapping привязка модели по RefDes
Edit>QPL_IC_Automapping привязка модели по типу компонента
Цитата(fill @ Sep 1 2005, 10:56)
Цитата(Duke_N @ Aug 31 2005, 20:28)
Доброго времени суток.
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина ).
Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ .
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина
).Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ
.Edit>Ref_IC_Automapping привязка модели по RefDes
Edit>QPL_IC_Automapping привязка модели по типу компонента
а вот вопрос - у меня в HYPERLYNX осциллограф спектра нельзя развернуть во весь экран - это так и положено ?
осцилограф сигнала тот разворачивается во весь экран а это ни в какую - у него даже это серенькое
Цитата(net @ Sep 4 2005, 14:07)
Цитата(fill @ Sep 1 2005, 10:56)
Цитата(Duke_N @ Aug 31 2005, 20:28)
Доброго времени суток.
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина ).
Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ .
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина
).Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ
.Edit>Ref_IC_Automapping привязка модели по RefDes
Edit>QPL_IC_Automapping привязка модели по типу компонента
а вот вопрос - у меня в HYPERLYNX осциллограф спектра нельзя развернуть во весь экран - это так и положено ?
осцилограф сигнала тот разворачивается во весь экран а это ни в какую - у него даже это серенькое
Но растянуть то можно.
Цитата(fill @ Sep 5 2005, 14:42)
Цитата(net @ Sep 4 2005, 14:07)
Цитата(fill @ Sep 1 2005, 10:56)
Цитата(Duke_N @ Aug 31 2005, 20:28)
Доброго времени суток.
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина ).
Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ .
Как в HyperLynx-е присвоить IBIS-модель для всей микросхемы?
Даже при наличии модели соответствующей конкретной микросхеме, получается только отдельно для каждого пина назначать модель драйвера .
При последующем выборе модели для пинов микросхемы пакет вроде как "понимает" что нужно присваивать и модель нужно только "активровать"(т.е. при нажатии кнопки select готова подставиться требуемая модель,
но для этого ещё надо нажать OK и так для каждого пина
).Подскажите пожалуйста способ, что бы при наличии модели она ассоциировалась сразу со всей микросхемой.
И ещё один вопрос вдогонку. Каково ваще мнение о качестве IBIS-моделей, генерируемых ISE Xilinx.
Заранее благодарен за ответ
.Edit>Ref_IC_Automapping привязка модели по RefDes
Edit>QPL_IC_Automapping привязка модели по типу компонента
а вот вопрос - у меня в HYPERLYNX осциллограф спектра нельзя развернуть во весь экран - это так и положено ?
осцилограф сигнала тот разворачивается во весь экран а это ни в какую - у него даже это серенькое
Но растянуть то можно.
спасибо
такокого тормОза я от себя не ожидал
Возникают проблемы с подключением IBIS-модели(отсутствует готовая).
Уважаемый Александр fill Филлипов на форуме Megratec было указал, что (ответ был не мне):
"Помимо указанного Вами способа описания IBIS файла, есть еще и упрощенный способ, где каждому пину не ставится в соответствие модель. Кол-во строчек в секции [package] равно кол-ву разных типов пин. Например выдержка из такого файла :
[Component] tech_f
[Manufacturer] VeriBest
[Package]
R_pkg 0. NA NA
L_pkg 0. NA NA
C_pkg 0. NA NA
[Pin] signal_name model_name
1 GND GND
2 VCC POWER
3 IN inf
4 OU ouf
5 BI bif
6 TR trf
7 OD odf
Присвоение модели будет происходить при чтении типа пина из PDB. Тогда нужно будет править только в одном месте — в PDB.
При этом способе многим PDB можно поставить в соответствие один технологический файл IBIS. В приведенном примере у нескольких PDB будет стоять атрибут IBIS со значением tech_f. И несмотря на то что пинов в PDB будет разное кол-во и намного больше чем перечисленно в IBIS, все будет работать"
Вопросы:
1. При экспорте Expedition -> HyperLinx нужно ли переписывать *.ibs в папку библиотек HyperLinx?
2. При работе в связке Expedition -> HyperLinx правильно ли я понял, что должно быть соответствие
[Pin] <-> Pin Number
signal_name <-> Pin Type
3.Если сделать описания для всех ножек, то экспорт в HyperLinx происходит адекватно. Но если, например, для микросхемы имеющей Pin Type только Input и Output в модели имеется описание
[Pin] signal_name model_name
1 GND GND
2 VCC POWER
3 IN inf
4 OU ouf
или
[Pin] signal_name model_name
GND GND GND
VCC VCC POWER
IN IN inf
OU OU ouf
выдается сообщение
... pin 5 not loaded from ...
... pin 5 of component ... has no model
Если возможно подробно опишите структуру секции [package] при которой число пинов в PDB больше чем перечисленно в IBIS.
Каким образом при этом берётся значение [Pin] и signal_name.
4. Каким образом поступать, если используется сигнал, отсутствующий в Pin Type в Expedition(например PCI) - что писать в signal_name?
Уважаемый Александр fill Филлипов на форуме Megratec было указал, что (ответ был не мне):
"Помимо указанного Вами способа описания IBIS файла, есть еще и упрощенный способ, где каждому пину не ставится в соответствие модель. Кол-во строчек в секции [package] равно кол-ву разных типов пин. Например выдержка из такого файла :
[Component] tech_f
[Manufacturer] VeriBest
[Package]
R_pkg 0. NA NA
L_pkg 0. NA NA
C_pkg 0. NA NA
[Pin] signal_name model_name
1 GND GND
2 VCC POWER
3 IN inf
4 OU ouf
5 BI bif
6 TR trf
7 OD odf
Присвоение модели будет происходить при чтении типа пина из PDB. Тогда нужно будет править только в одном месте — в PDB.
При этом способе многим PDB можно поставить в соответствие один технологический файл IBIS. В приведенном примере у нескольких PDB будет стоять атрибут IBIS со значением tech_f. И несмотря на то что пинов в PDB будет разное кол-во и намного больше чем перечисленно в IBIS, все будет работать"
Вопросы:
1. При экспорте Expedition -> HyperLinx нужно ли переписывать *.ibs в папку библиотек HyperLinx?
2. При работе в связке Expedition -> HyperLinx правильно ли я понял, что должно быть соответствие
[Pin] <-> Pin Number
signal_name <-> Pin Type
3.Если сделать описания для всех ножек, то экспорт в HyperLinx происходит адекватно. Но если, например, для микросхемы имеющей Pin Type только Input и Output в модели имеется описание
[Pin] signal_name model_name
1 GND GND
2 VCC POWER
3 IN inf
4 OU ouf
или
[Pin] signal_name model_name
GND GND GND
VCC VCC POWER
IN IN inf
OU OU ouf
выдается сообщение
... pin 5 not loaded from ...
... pin 5 of component ... has no model
Если возможно подробно опишите структуру секции [package] при которой число пинов в PDB больше чем перечисленно в IBIS.
Каким образом при этом берётся значение [Pin] и signal_name.
4. Каким образом поступать, если используется сигнал, отсутствующий в Pin Type в Expedition(например PCI) - что писать в signal_name?
Цитата(Duke_N @ Sep 26 2005, 13:58)
Возникают проблемы с подключением IBIS-модели(отсутствует готовая).
Уважаемый Александр fill Филлипов на форуме Megratec было указал, что (ответ был не мне):
"Помимо указанного Вами способа описания IBIS файла, есть еще и упрощенный способ, где каждому пину не ставится в соответствие модель. Кол-во строчек в секции [package] равно кол-ву разных типов пин. Например выдержка из такого файла :
[Component] tech_f
[Manufacturer] VeriBest
[Package]
R_pkg 0. NA NA
L_pkg 0. NA NA
C_pkg 0. NA NA
[Pin] signal_name model_name
1 GND GND
2 VCC POWER
3 IN inf
4 OU ouf
5 BI bif
6 TR trf
7 OD odf
Присвоение модели будет происходить при чтении типа пина из PDB. Тогда нужно будет править только в одном месте — в PDB.
При этом способе многим PDB можно поставить в соответствие один технологический файл IBIS. В приведенном примере у нескольких PDB будет стоять атрибут IBIS со значением tech_f. И несмотря на то что пинов в PDB будет разное кол-во и намного больше чем перечисленно в IBIS, все будет работать"
Вопросы:
1. При экспорте Expedition -> HyperLinx нужно ли переписывать *.ibs в папку библиотек HyperLinx?
2. При работе в связке Expedition -> HyperLinx правильно ли я понял, что должно быть соответствие
[Pin] <-> Pin Number
signal_name <-> Pin Type
3.Если сделать описания для всех ножек, то экспорт в HyperLinx происходит адекватно. Но если, например, для микросхемы имеющей Pin Type только Input и Output в модели имеется описание
4. Каким образом поступать, если используется сигнал, отсутствующий в Pin Type в Expedition(например PCI) - что писать в signal_name?
Уважаемый Александр fill Филлипов на форуме Megratec было указал, что (ответ был не мне):
"Помимо указанного Вами способа описания IBIS файла, есть еще и упрощенный способ, где каждому пину не ставится в соответствие модель. Кол-во строчек в секции [package] равно кол-ву разных типов пин. Например выдержка из такого файла :
[Component] tech_f
[Manufacturer] VeriBest
[Package]
R_pkg 0. NA NA
L_pkg 0. NA NA
C_pkg 0. NA NA
[Pin] signal_name model_name
1 GND GND
2 VCC POWER
3 IN inf
4 OU ouf
5 BI bif
6 TR trf
7 OD odf
Присвоение модели будет происходить при чтении типа пина из PDB. Тогда нужно будет править только в одном месте — в PDB.
При этом способе многим PDB можно поставить в соответствие один технологический файл IBIS. В приведенном примере у нескольких PDB будет стоять атрибут IBIS со значением tech_f. И несмотря на то что пинов в PDB будет разное кол-во и намного больше чем перечисленно в IBIS, все будет работать"
Вопросы:
1. При экспорте Expedition -> HyperLinx нужно ли переписывать *.ibs в папку библиотек HyperLinx?
2. При работе в связке Expedition -> HyperLinx правильно ли я понял, что должно быть соответствие
[Pin] <-> Pin Number
signal_name <-> Pin Type
3.Если сделать описания для всех ножек, то экспорт в HyperLinx происходит адекватно. Но если, например, для микросхемы имеющей Pin Type только Input и Output в модели имеется описание
4. Каким образом поступать, если используется сигнал, отсутствующий в Pin Type в Expedition(например PCI) - что писать в signal_name?
1. Да переписать, или добавить директорию где лежит файл с моделью в пути поиска моделей HL (меню Options>Directories)
2. Да
3. Для HL надо делать полную модель компонента , т.е описать все пины
4. Можете не задавать никакой. А вообще что за тип PCI?
Прочитав Ваш ответ, понял что ошибся, спутав тип контакта и модели драйвера.
Если, например, у символа Pin Type - Bidirectional, а генерируемая IBIS-модель в столбце signal_name содержит имя сигнала(напр AD(0)), то для правильной работы HL следует заменить имя сигнала на BI?
Можно ли оставлять signal_name пустым?
Если, например, у символа Pin Type - Bidirectional, а генерируемая IBIS-модель в столбце signal_name содержит имя сигнала(напр AD(0)), то для правильной работы HL следует заменить имя сигнала на BI?
Можно ли оставлять signal_name пустым?
Цитата(Duke_N @ Sep 27 2005, 12:29)
Прочитав Ваш ответ, понял что ошибся, спутав тип контакта и модели драйвера.
Если, например, у символа Pin Type - Bidirectional, а генерируемая IBIS-модель в столбце signal_name содержит имя сигнала(напр AD(0)), то для правильной работы HL следует заменить имя сигнала на BI?
Можно ли оставлять signal_name пустым?
Если, например, у символа Pin Type - Bidirectional, а генерируемая IBIS-модель в столбце signal_name содержит имя сигнала(напр AD(0)), то для правильной работы HL следует заменить имя сигнала на BI?
Можно ли оставлять signal_name пустым?
Откройте спецификацию IBIS (в хепле HL она есть), там написанно что:
в столбце Pin пишите номер пина,
в столбце signal_name пишите имя сигнала взятое из datasheet
в столбце model_name пишите имя модели
т.е если номер пина 12, имя сигнала AD0, а модель BI-1 то:
[Pin] signal_name model_name R_pin L_pin C_pin
12 AD0 BI-1 NA NA NA
тип поведения пина будет определен в модели
[Model] BI-1
Model_type I/O
Такой вопрос... Ментор подразумевает, что у платы имеется хотя бы один плановый (земляной) слой. У меня плата двухслойная и при отсутствии альтернативы я назначил этот тип нижнему слою. Но у меня на плате этот слой получается сигнальным (с заливкой свободных участков по возможности землей). Этот ньюанс Ментором нормально отработается?
Цитата(AndyBig @ Oct 4 2005, 10:11)
Такой вопрос... Ментор подразумевает, что у платы имеется хотя бы один плановый (земляной) слой. У меня плата двухслойная и при отсутствии альтернативы я назначил этот тип нижнему слою. Но у меня на плате этот слой получается сигнальным (с заливкой свободных участков по возможности землей). Этот ньюанс Ментором нормально отработается?
Насколько я понимаю данная задача сложная для расчетов (в литератере видел что заливка может принести не только положительный эффект, но и отрицательный) и поэтому к ее решению пока только приближаются.
То есть более-менее реально отмоделировать двухслойную плату без выделенного земляного слоя нельзя?
Цитата(AndyBig @ Oct 4 2005, 11:29)
То есть более-менее реально отмоделировать двухслойную плату без выделенного земляного слоя нельзя?
Если зададите доп. plane слой достаточно далеко (2.5 см) то промоделируете худший случай.
А вообще читайте литературу, в ней говорится о том что двухслойки не подходят для скоростных схем. Например http://www.elart.narod.ru/articles/article11/article11.htm
Знаю, что не подходят 
. Но я не могу потянуть по финансам четырехслойную плату... только для того, что бы "поиграться" с армом - выкладывать 300-400 уе - слишком шикарно...
Спасибо за совет, сам я что-то стормозил, не догадался отнести плановый слой подальше.
. Но я не могу потянуть по финансам четырехслойную плату... только для того, что бы "поиграться" с армом - выкладывать 300-400 уе - слишком шикарно...Спасибо за совет, сам я что-то стормозил, не догадался отнести плановый слой подальше
.
При симуляции длинной шины в HL, используя Oscilloscope, результат получается хороший, а Batch Simulation даёт очень высокий уровень помехи.
Возник следующий вопрос: как задать разное воздействие отдельно для каждого проводника
(если не ошибаюсь, это называется межсимвольная помеха).
Возник следующий вопрос: как задать разное воздействие отдельно для каждого проводника
(если не ошибаюсь, это называется межсимвольная помеха).
Цитата(AndyBig @ Oct 4 2005, 17:27)
Знаю, что не подходят . Но я не могу потянуть по финансам четырехслойную плату... только для того, что бы "поиграться" с армом - выкладывать 300-400 уе ...
Цены несколько упали - до 250.. Но я не могу потянуть по финансам четырехслойную плату... только для того, что бы "поиграться" с армом - выкладывать 300-400 уе ...http://forum.electronix.ru/index.php?showtopic=7782
Так что подумайте, стоит ли...
Позволю себе ещё раз задать тот же вопрос, так как не уверен, что чётко сформулировал его в своём предыдущем посте.
Осциллограф и глаз-диаграмма позволяют задать для, допустим 8-битной шины следующее воздействие:
11111111->00000000->00000000->11111111 и т.д.
а хотелось бы
00000000->10000000->00000000->01111111 и т.д.
Осциллограф и глаз-диаграмма позволяют задать для, допустим 8-битной шины следующее воздействие:
11111111->00000000->00000000->11111111 и т.д.
а хотелось бы
00000000->10000000->00000000->01111111 и т.д.
Подскажите, почему при переводе платы из PCAD-2002 в HyperLynx пропадают полигоны (copper)?
2 K176: потому что полигоны все равно при анализе не учитываются. Поэтому, скажем, нельзя промоделировать плату со слоем, где будут одновременно полигоны 3.3V и 5V. Если для тебя это принципиально, переходи на SpeedXP
Цитата(Жека @ Feb 4 2006, 10:45)
...нельзя промоделировать плату со слоем, где будут одновременно полигоны 3.3V и 5V...
Почему нельзя? Можно. Только не знаю точно один момент - увидим ли мы разницу между между сигналами...
Правда есть еще один вопрос - речь именно о полигонах, или о полигонах на plane-layer? Это точно разные вещи, и моделирование даст разные результаты.
Это принципиальное ограничение Hyperlynx - он считает земляные и питательные слои идеальными, то бишь не принимает в расчет их форму и комбинации. Промоделировать можно, но вот результат будет, мягко говоря, неадекватным
Пардон, уточняю вопрос. Полигоны расположены на сигнальном слое (заливка "землёй" свободного места). Это ведь имеет значение?
Полигоны на сигнальных слоях не учитываются однозначно. Hyperlynx делит слои просто - на сигнальные слои (с дорожками) и на экранные (один сплошной полигон).
Добрый день! Подскажите, подсчитанные значения ширины проводников, волновое сопротивление в stackup в HL отличаются от Expedition, кому можно верить больше?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.