| |
 CycloneIII, IO стандарты, SDRAM, Как все это правильно стыкуется |
|
|
|
|
 Mar 11 2009, 17:49
|
Гуру
Группа: Свой
Сообщений: 2 113
Регистрация: 1-11-05
Пользователь №: 10 359
|
Цитата И вы поэтому хотите, чтобы кто-то тут это сделал за вас и сказал вам результат. Нет, не хочу  . Я хотел услышать где чего читать, с какой стороны подойти к вопросу... Собственно, ан457 ответил на большинство вопросов. На остальные может ответить HL. И то, что мне не нравится тратить на изучение подобных инструментов время не говорит о том, что я не буду этого делать. Цитата Да, в AD есть экспорт в формат HL, нормально все передается, включая стек слоев. В самом HL потом еще надо будет пристегнуть IBIS модели, которые скачать с сайтов поизводителей микрух. Из AD IBIS (ШИШЫ ) чё, не передаются? И никто не сказал, где его взять, этот HL. На сервере что-то не вижу...
--------------------
Быть. torizin-liteha@yandex.ru
|
|
|
|
|
|
|
|
Mar 12 2009, 07:15
|
Adept
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343
|
Цитата(torik @ Mar 11 2009, 23:49)  Из AD IBIS (ШИШЫ ) чё, не передаются? Никто и не обещал из AD IBIS передавать. Из AD делается экспорт платы с топологией и стеком слоев. А модели IBIS пристегиваются уже в HL. Цитата(torik @ Mar 11 2009, 23:49) И никто не сказал, где его взять, этот HL. На сервере что-то не вижу... Был на фтп.
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
|
|
|
Mar 12 2009, 09:11
|
Местный
Группа: Свой
Сообщений: 305
Регистрация: 22-06-07
Из: Санкт-Петербург
Пользователь №: 28 617
|
Цитата(torik @ Mar 11 2009, 11:33) Итак. Необходимо подключить к CycloneIII память SDRAM 16 бит. Требование как к памяти так и к ПЛИС - не BGA корпуса.
- на какой чатоте реально запустить память при 3.3LVTTL? работает именно такая связка на 100МHz (не BGA) без терм. резисторов. разведено все в одном слое без переходных отверстий.
|
|
|
|
|
|
|
|
Oct 31 2011, 04:48
|
Знающий
Группа: Свой
Сообщений: 555
Регистрация: 14-10-09
Пользователь №: 52 939
|
Сейчас тоже встал вопрос об использовании или не использовании согласующих резисторов. Развел плату СIII+2xSDRAM(MT48LC32M16A2P-75)=32разряда. Все линии идут по ТОПу или БОТому, импеданс 63 Ом Все это дело моделирую в HyperLynx (DD1->CIII; DD7,DD8->sdram) 1. Клок идущий на две микросхемы через резистор 22Ом
 РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (195.13 килобайт)
|
РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (197.08 килобайт)
|
2. Одна из линий адреса - без резистора
РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (199.01 килобайт)
|
РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (200.09 килобайт)
|
3. Линия данных DQ (одна из самых длинных) СIII->sdram без резистора
РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (188.67 килобайт)
|
РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (182.8 килобайт)
|
4. И самое интересное - DQ СIII<-sdram 
РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (201.45 килобайт)
|
РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (195.19 килобайт)
|
Овершуты до 4,5В явно цыклончику это не понравится. 5. DQ СIII<-sdram с резистором 47 Ом
РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (194.96 килобайт)
|
РЈРСВВВВВеньшено Р В Р’В Р СћРІР‚ВВВВР С• 87% 
1280 x 998 (186.94 килобайт)
|
Вроде полегчало... Многие пишут, что и без резисторов все работает на УРА. Но я не стал рисковать и поставил резюки на клок и линии DQ, потом, конечно, на живой плате поэкспериментирую как следует. Может какие буфера специальные использовать нужно на CIII?
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
