Всем добрый день.
По понятным причинам хочется пригодиться

Если не все работают только с altera и xilinx, а и с atmel-ом,
то может быть полезен текст, который я сделал после разработки
ethernet max+phy на fpslic at94k05.

http://uchcom.botik.ru/boris/fpslic/errors/

Если есть вопросы - обращайтесь.

Борис.

Сейчас посмотрел на своих 94s10al-25bqc (lq144) - не звонятся.
Видимо тебе не повезло с партией.
Где купил?

Купил в ЭФО. Я уже туда ездил. Все микросхемы мне заменили. Начали проверять оказалось у них на складе примерно 40% таких микросхем. Сейчас разбираются с Atmelом.

Пока не забыл. Не знаю как у остальных, но у меня шьётся нормально, а загружается только после того как я сажаю INIT на VCC. Хотя везде написано, что на INIT и CON стоят внутренние подтягивающие сопротивления в действительности подтянута только CON. Как знать может это тоже особенности партии?

Кстати получил более точные цифры. На складе у ЭФО было 6 рабочих микросхем из имеющихся 28!

Init это io72/InitErr/Reset/oe ?

Да, с этой ногой я наелся.
По началу по незнанию я еще пытался использовать эту ногу как IO, трахался долго потом понял и отрезал ее от схемы - все сразу зажило как надо.
Подтягиваю к VCC сам. Превентивно . Ну там резистор уже стоит на плате.

Про ЭФО - круто! Интересно бы узнать финал - что скажут Atmel-ы по этому поводу.

Да что они могут сказать, поменяют и все.
Уже пару раз такую процедуру проходили, c 51-м МК, правда.

Привет народ. лекарство от жадности для Sy*ste*m&desi*gner есть? заранее спасибо.

Есть, пиши в мыло roman(dog)efo.ru

Собственно сам SистемDезайгнер ничем не болеет , однако он активно пользуется модельсимом для автоматической генерации различных конфигурационных файлов(например *.ict). Т.е. если у вас работает модельсим, то и систем дезайгнер будет работать. А таблеток для модельсима более чем достаточно.

Ну, если рассматривать Systemdesigner как оболочку, то она сама по себе нафиг не нужна, и болеть там нечему . А вот средства моделирования синтеза...
Рабочий ModelSim - это инструмент необходимый, но не достаточный. Кроме него важно, чтобы работал Seamless - среда совместной верификации (передает воздействия/реакции между программным и аппаратным симуляторами - AvrStudio и ModelSim).
Не все лекарства для ментора умеют делать лицензию для seamless (к счастью, mentor_all его перекрывает )

Я почти тоже самое и сказал. Систем Дезайгнер это просто оболочка, которая позволяет избежать ручной работы по созданию всяких конфигурационных файлов. Установщик систем дезайгнер включает фигаро, модельсим и сеамлесс именно последние две программы требуют лицензии. Синтезатор устанавливается отдельно, так же как и компилятор и требует совершенно своей отдельной лицензии(ну это конечно если менторалл не использовать )

Использовать этот seamless для co-verification дело неблагодарное(очень медленно он всё это моделирует(p4 titan 667, 845ge, 1Gb DDR, WinXP proffesional при этой конфигурации ждать пока пройдёт вся инициализация приходится несколько минут, дальше всё быстрее 1ms порядка 10s) Хотя, может я делаю чего не так и там надо какие-нибудь конфиги подправить? Сыровата пока эта seamless по крайней мере в связке с avrstudio

Честно говоря с тестбенчем гораздо быстрее и проще проверить правильность работы схемы!!! Чтобы по честному делать коверификацию необходимо описывать модель объекта и его взаимодействие с avr. Программа в avr взаимодействует с fpga при возникновении определённых событий, все эти события и надо предусмотреть! Удобнее и правильней в этом случае IMHO использовать тестбенч. Обратную ситуацию т.е. когда fpga взаимодействует с avr промоделировать без сеамлесс сложнее(прерывания, запись в озу), но при большом желании можно.

Если без моделирования не жизнь, то наверное лучше смотреть в сторону внутрисхемной отладки с использованием jtag. Сам этим не пользовался, но скорее всего моделирование с использованием jtag будет проходить значительно быстрее.

С использованием JTAG в данном случае хорошо отлаживается программный код для процессорного ядра. А вот о правиьности работы аппаратной части проекта в этом случае можно судить лишь косвенно. Все-таки проект для FPGA'шной части удобнее отдаживать с использованием HDL-симулятора (с Seamless, или без него - это не принципиально, если, конечно, модель воздействия от процессорного ядра корректна).

co-verification работает тормазнуто да и вылетает по поводу и без.
вопрос в следуещем у меня что то не заладилось с брекпоинтами. они работают или нет? сколько не ставил останова на них не было.

Брэкпоинты нормально работают. У меня никогда не возникало ситуаций чтобы брэкпоинт не срабатывал. Использую модельсим 6.0ц, аврстудио 4.11, seamless от SystemDesigner 3 SP3.

Делаю всегда так:
1. Нажимаю кнопку pre-layout/post-layout coverify... запускается модельсим и аврстудио.
2. Выбираю в аврстудио файл, который надо симулировать и запускаю симуляцию для fpslic cosimulator. при этом аврстудио как бы зависает.
3. Перехожу в модельсим, нажимаю run all. при этом аврстудио оживает.
4. Жду пока в аврстудио появится жёлтая стрелка.
5. Выставляю брекпоинты и нажимаю run(F5) в аврстудио.
6. Жду пока сработает брэкпоинт. Если есть необходимость приостановить работу нажимаю кнопку break(ctrl-F5). Если надо посмотреть что нарисовал модельсим нажимаю break cosimulation смотрю что надо возвращаюсь в аврстудио нажимаю кнопку continue cosimulation, затем run(F5).

Привет всем.
ну с жадностью поборолся (не без помощи, сенькс), теперь такая ситуация: IDS 7.6 на одной машине работает нормалек, на второй вылетает по обращению к несуществующей памяти. вторая машина имеет особенность - в сети одна, но подключена к свитчу, т.е. карта инициализировна, айпишник имеется. у кого-нибудь такая фигня была?

Была такая фигня. Вылечилась как-то странно:
Сделал ярлык для IDS, прописал там режим совместимости то ли с 95-98 то ли с 2000. Запустил с ярлыка - ожило. Запустил из-под SysDes - тоже ожило. Ярлык удалил - живет В чем прикол - так и не понял. Было на двух разных машинах (ну совсем разных).
Одна в сети всегда, у другой сетевуха есть, но не подключена никуда.