Всем добрый день.
По понятным причинам хочется пригодиться

Если не все работают только с altera и xilinx, а и с atmel-ом,
то может быть полезен текст, который я сделал после разработки
ethernet max+phy на fpslic at94k05.

http://uchcom.botik.ru/boris/fpslic/errors/

Если есть вопросы - обращайтесь.

Борис.

FPLIS вещь перспективная, но, как мне показалось, пока дороговата. Или не так ?

Я покупаю в efo.ru по цене примерно $10.50
Дешевле ничего подходящего не нашел.
К ней еще нужен flash-конфигуратор за примерно $3.7
Собираюсь переходить на AT94S05, это все в одном флаконе.
Хотя они бывают только в BGA, но там больше конфигуратор и
цена $13 с копейками.

На более жирные AT94K10 K20 я не смотрю.

Есть вопрос по поводу максимальной частоты общего ОЗУ fpga & avr
какая она все таки?

Около 100 MHz.
Сделать что-то, работающее на такой частоте уже тяжело.
К сожалению, моей квалификации и опыта не хватает, чтобы ответить точно.
Ядро AVR работает до 25 MHz, atmel обещался сделать 40-MHz версию, но обманул, не видно ее.

Полный datasheet, 2 мегабайта.
http://www.atmel.com/dyn/resources/prod_do...nts/doc1138.pdf

100MHz это для озу самой FPGA
интересует скорость общего озу
пробовал на 50MHz идут сбои
на 25MHz работает
может мак как и ядра AVR?

Прошу прощения, ночью закинул ссылку на другой файл, сейчас правильная.


В datasheet на страницах 137..139 написаны характеристики именно SRAM, которая общая. Вроде как характеристики у нее лучше, чем FreeRAM.
При работе с SRAM советуют учитывать характеристики интерфейса, это на странице 140.

Скажите, а как вы задаете в IDS временные ограничения на провода, идущие к памяти?

Ну до этого я еще не дошел
пока только по граблям хожу этого чудного софта(минное поле да и только)

проверял просто в озу писал AVR а читал FPGA и выводил наружу результат смотрел осцилографом
все что шло на озу и с него привязывал к clk (пробовал по разным фронтам)
в ихнем примере нашел что адрес и строб записи привязывают к разным фронтам(но у меня пока нет записи)

и насчет оптимизации почти при любой оптимизации в LeonardoSpectrum LS2003b_35 фигаро ругается что не может разместить а еще 5% нет от объема плис как с этим бороться

к стати при оптимизации по скорости LeonardoSpectrum дает хуже результат чем без

Когда дойдете до контроля временных параметров, пишите - подскажу.

Правильно ли я понял, что вы сначала записали AVR-кой в SRAM. AVR-ка тактировалась допустимой частотой <=25MHz.
Потом вы читали со стороны FPGA, тактируя 50MHz и более, заведенной через ножку FPGA?

Про не может разместить.
Нужно смотреть, что за схема. Микросхема очень маленькая, нужно точно знать, что хочется получить.
Пришлите мне ваш текст, если он на VHDL, постараюсь прокомментировать.

Все правильно. текст на верилоге.
микроcхема с запасом AT94K40 и задача плевая AVR заполняет один раз озу а FPGA потом выводит в цикле наружу. вот и все. надо еще принимать по последовательному каналу и писать в озу и канал МПКО работа тоже через озу. но фигаро достал. не хочет размещать. CLK регистра последовательного канала был заведен не на пин глоб клок.
как заставить для этого регистра использовать не глоб клок.

Присылайте и на verilog-е, может разберусь.
Клок для SRAM поступает с глобальных клоков. Но в AT94, в отличии от AT40, есть так называемые Global Clock Access Point и с их помощью внутренний сигнал может оказаться на глобальной сети.
Если в .ICT файле (получается при работе с менюшками SystemDesigner, где соединяются fpslic-овые провода и схема) записано, что такой-то сигнал подключен к sramclk, то фигаро сам выберет глобальный клок и подведет куда нужно.

Странно, что размещать не хочет, K40 огромная микросхема.
А вот если в фигаро два раза мышкой нажать на микросхему, на которой нарисовано на сколько она заполнена, то получите карту микросхемы и кнопки, запускающие процесс по шагам:
предварительное размещение, окончательное размещение, тоже для разводки.
Может быть там будет видно, что ему мешает?

По поводу среды разработки : удобно-ли ею пользоваться, какой отладчик HDL- кода хороше интегрируется в среду разработки? Можно- ли засимулить всю систему на кристалле, хотя-бы простенькую ?

System Designer3.0 для XP и 2.1 для 95х - это оболочка
в пакет входит
LeonardoSpectrum - синтез FPGA
IDS Figaro - Figaro и этим все сказано
ModelSim - симуляция FPGA
AVRStudio - AVR
CPS - заливка в девайс

для AVR использую CodeVisionAVR C Compiler

ModelSim и AVRStudio можно запустить совместно для отладки всего проекта.
но поскольку симуляция и реальность у меня пока не совпадают я этим не пользуюсь.
Схемного ввода нет.
Открываю проект в System Designer3.0 только чтоб запустить фигаро да программатор.
Всегда запущен LeonardoSpectrum в нем и редактирую(то что предлагает System Designer для редактирования глюк на глюке)это для FPGA и CodeVisionAVR для AVR и никаких Studio

Среда разработки очень глючная. Вообще, я бы не советовал связываться с fpslic, если нужно сделать десяток-другой устройств или хочется поучиться работать с fpga. Вот если планируется производить тысячи экземпляров, то стоит со всем этим мучаться, устройство-то получается дешевое.
Про некоторые глюки я написал в корневом сообщении.

Если бы не глюки, то пользоваться достаточно удобно, не quartus, но вполне.
Сама по себе микросхема мне нравится.
Это как в анекдоте про японцев - дети у вас очень хорошие, а руками вы совсем плохо все делаете.
Синтезатор внешний. Я пользовался разными версиями Leonardo Spectrum (все хорошо, кроме документированно проблемы с синтезом макросов в ранних версиях и недокументированной проблемы с FreeRAM - инверсия Write Enable) и Synplify Pro. Результат примерно одинаковый.
Моделировал в ModelSim, фирменный способ совместной отладки AVR и FPGA так и не освоил. В версии 2 с ней были проблемы, а потом у меня уже были собственные тест-бенчи, но не было времени. В System Designer 3.0 с level2 patch все должно работать на ура.
Для AVR-ки писал на AVR GCC, очень понравилось, если не считать, что нужно немного подправлять startup в зависимости от выбранных пропорций распределения памяти код/данные. Под windows и под linux все совершенно одинаково. Рекомендую.
Кстати, мой коллега сделал прогармму для linux, которая из hex-файла и из .BST файла с прошивкой fpga делает общий файл для загрузки в конфигуратор.

Собственно SystemDesigner нужен только для следующих операций:
1) удобно создать файл с расширением .ICT, в котором записаны подключения проводов схемы и внутренних сигналов, идущих от AVR.
2) генерация файлов для моделирования, в том числе и для совместного
3) генерация bit-stream из конфигурации FPGA и hex-файлов с программой и ее данными
4) если лень запускать руками, то для запуска синтезатора, компилятора, программы размещения и разводки (IDS figaro), утилиты конфигурирования

Вопросик по микрухам at94S10.
программировал как FPSLIC все программируется и верифицируется нормально. а грузиться не грузиться(по результату работы или правильней не работы).
запрогромировал как Secure все зашилось. и тоже не грузиться.
снять установленный бит сек не удалось(видимо) т.к. повторная зашивка не происходит только видимость, верификацию не проходит.
М0 и М2 на GND
Что не так?
Глюки от atmel :angry:

Тут я не помогу. С secure fpslic еще не бодался.
Могу дать очевидых советов:
еще раз прочитать datasheet,
полазать по faq atmel,
понабирать подходящие слова в google,
сочинить письмо в atmel

Как и следовало ожидать это глюк от Atmel.
После снятия бита секретности микросхемы переходят в какое то странное состояние. с помощью их софта делаем запись-верификацию как обычной AT17 она не проходит. с помощью своей нахлабучки читаем установленли бит секретности - микруха не отвечает. считываю по 0 адресу микруха отвечает и все становиться нормально - запись-верификация на ура.
грузиться правда по прежнему отказывается(есть мысля что нужна внешняя подтяжка по scl sda, но о какой тогда секретности можно говорить).
Какие есть разумные объяснения этого глюка?

Помогите, пожалуйста, достать System Designer. Пишите на alg.oktb@elara.ru. Сергей.

а мне эта среда разработки понравилась

Есть библиотеки для OrCAD.


Сталкнулся с такой же проблемой. Может поделитесь программулиной, если она для LPT написана



Скорее всего SER_EN не подтянута

Этого делать не надо sda должна быть в программаторе подтянута, а scl в подтяжке вообще не нуждается.


Разумных объяснений нет. Но!
У меня проблема была с программированием at94s10al-25bqc. Я уже не знал, что делать всё нормально, но verify не проходит. Оказалось всё очень просто - CPS 8.02 шьёт всё без проблем! А вот CPS 8.04 наотрез отказывается(не проходит verify), хотя данные и клоки во время программирования(sda, scl) вполне нормально выглядят!


Только что проверял как прошивка грузится. Всё ОК.
А у вас проблемы с загрузкой скорее всего из-за неподтянутых RESET(не путать с AVRRESET) и SER_EN

проблема была с at94s10al-25bqc и at94s40al-dgi
к сожалению CPS 8.02 нет.
так что шью как at17lv010 и все нормально.
RESET конечно же подтянут. проблема в том что RESET at94s10 и RESET at17lv010(которая внутри нее) не объеденены.
так что по включению питания они сбрасываются а по RESET только FPGA и AVR. это касается at94s10al-25bqc(проверенно). at94s40al-dgi на данный предмет не проверял.

Я пользуюсь тем, который идёт вместе с SystemDesigner, к сожалению отдельного дистрибутива cps8.02 у меня тоже нет. Выкладываю архив папки cps.

Вот кстати новинка FPSLIC II

вот тут столкнулся с такой проблемой. логическая симуляция ModelSim и ActiveHDL одинакова и соответствует тому что писал, а в железе все вроде как правильно окромя одного места где видимо один такт исчезает. не значительные добавления в проект и перекомпиляция(смена фаз луны) в данном месте не привели к изменениям. как такое может быть? модель работает как написано а железо стабильно одинаково как хочет.

PS
Atmel выпустил новые обновления
System Designer 3.0 Service Pack 3 (19 MB, updated 05/05) System Designer 3.0 Service Pack 3 - To install, download the SysDesPL3.zip file to the SystemDesigner/updates installation directory. Unzip the contents to SystemDesigner/updates folder, refer to PatchInstallReadme.txt and follow the update instructions.
Configurator Programming System 8.05 Beta.2 (5 MB, revision 2, updated 5/05) CPS 8.05 Beta.2 release, for ATDH2200E Configurator Programming Kits and System Designer. New support for AT17F and AT94S device programming added.
IDS7.6 Patch Level 4 (1 MB, updated 5/05) IDS76PATCH4.EXE - Level 4 update for Figaro/IDS 7.6x. To install, download the IDS76PATCH4.EXE file to the SystemDesigner/updates installation directory and run the executable. Follow the on screen instructions or those provided in the README.txt file.
Может теперь все будет более менее предсказуемо.

Тоже наблюдал такие "явления".
Думаю, что в этом Figaro виноват. У меня некоторые проекты скомпилированные с разной степенью оптимизации работают по разному.(со степенью оптимизации 2 всё ок а на 4 работает только наполовину)

Думаю что надо проводить симуляцию уже после размещения на кристалле(Post-Layot Coverify) .

Подскажите пожалуйста влияет ли наличие неиспользуемых выводом на энергопотребление в АТ94?

По идее не влияет. По умолчанию неиспользуемые выводы находятся в z состоянии, т.е отключены

А подскажите где найти че-нибудь насчет энегропотребления FPGA в АТ94. В даташите указано только зависимость потребления АVR ядра от частоты =(

Ядро FPGA потребляет 2ma/Mhz. Для более полной информации смотрите datasheet 2005 года на 171странице

Возникла следующая проблема.
Купил 5шт. at94s10. Напаял одну, всё ок(шьётся, грузится). Напаял вторую не шьётся. Стал смотреть сигналы на Data, Clk. Выяснил, что Clk каким-то чудесным образом оказался на земле. Начал звонить, выяснилось что Clk и Ser_en накоротко замкнуты. Те же сигналы на рабочей плате звонятся нормально, т.е. не замкнуты. Стал прозванивать Ser_en, Clk на оставшихся незапаянных микросхемах. Оказалось, что на всех замкнуты.

Может кто что подскажет?

Сейчас посмотрел на своих 94s10al-25bqc (lq144) - не звонятся.
Видимо тебе не повезло с партией.
Где купил?

Купил в ЭФО. Я уже туда ездил. Все микросхемы мне заменили. Начали проверять оказалось у них на складе примерно 40% таких микросхем. Сейчас разбираются с Atmelом.

Пока не забыл. Не знаю как у остальных, но у меня шьётся нормально, а загружается только после того как я сажаю INIT на VCC. Хотя везде написано, что на INIT и CON стоят внутренние подтягивающие сопротивления в действительности подтянута только CON. Как знать может это тоже особенности партии?

Кстати получил более точные цифры. На складе у ЭФО было 6 рабочих микросхем из имеющихся 28!

Init это io72/InitErr/Reset/oe ?

Да, с этой ногой я наелся.
По началу по незнанию я еще пытался использовать эту ногу как IO, трахался долго потом понял и отрезал ее от схемы - все сразу зажило как надо.
Подтягиваю к VCC сам. Превентивно . Ну там резистор уже стоит на плате.

Про ЭФО - круто! Интересно бы узнать финал - что скажут Atmel-ы по этому поводу.

Да что они могут сказать, поменяют и все.
Уже пару раз такую процедуру проходили, c 51-м МК, правда.

Привет народ. лекарство от жадности для Sy*ste*m&desi*gner есть? заранее спасибо.

Есть, пиши в мыло roman(dog)efo.ru

Собственно сам SистемDезайгнер ничем не болеет , однако он активно пользуется модельсимом для автоматической генерации различных конфигурационных файлов(например *.ict). Т.е. если у вас работает модельсим, то и систем дезайгнер будет работать. А таблеток для модельсима более чем достаточно.

Ну, если рассматривать Systemdesigner как оболочку, то она сама по себе нафиг не нужна, и болеть там нечему . А вот средства моделирования синтеза...
Рабочий ModelSim - это инструмент необходимый, но не достаточный. Кроме него важно, чтобы работал Seamless - среда совместной верификации (передает воздействия/реакции между программным и аппаратным симуляторами - AvrStudio и ModelSim).
Не все лекарства для ментора умеют делать лицензию для seamless (к счастью, mentor_all его перекрывает )

Я почти тоже самое и сказал. Систем Дезайгнер это просто оболочка, которая позволяет избежать ручной работы по созданию всяких конфигурационных файлов. Установщик систем дезайгнер включает фигаро, модельсим и сеамлесс именно последние две программы требуют лицензии. Синтезатор устанавливается отдельно, так же как и компилятор и требует совершенно своей отдельной лицензии(ну это конечно если менторалл не использовать )

Использовать этот seamless для co-verification дело неблагодарное(очень медленно он всё это моделирует(p4 titan 667, 845ge, 1Gb DDR, WinXP proffesional при этой конфигурации ждать пока пройдёт вся инициализация приходится несколько минут, дальше всё быстрее 1ms порядка 10s) Хотя, может я делаю чего не так и там надо какие-нибудь конфиги подправить? Сыровата пока эта seamless по крайней мере в связке с avrstudio

Честно говоря с тестбенчем гораздо быстрее и проще проверить правильность работы схемы!!! Чтобы по честному делать коверификацию необходимо описывать модель объекта и его взаимодействие с avr. Программа в avr взаимодействует с fpga при возникновении определённых событий, все эти события и надо предусмотреть! Удобнее и правильней в этом случае IMHO использовать тестбенч. Обратную ситуацию т.е. когда fpga взаимодействует с avr промоделировать без сеамлесс сложнее(прерывания, запись в озу), но при большом желании можно.

Если без моделирования не жизнь, то наверное лучше смотреть в сторону внутрисхемной отладки с использованием jtag. Сам этим не пользовался, но скорее всего моделирование с использованием jtag будет проходить значительно быстрее.

С использованием JTAG в данном случае хорошо отлаживается программный код для процессорного ядра. А вот о правиьности работы аппаратной части проекта в этом случае можно судить лишь косвенно. Все-таки проект для FPGA'шной части удобнее отдаживать с использованием HDL-симулятора (с Seamless, или без него - это не принципиально, если, конечно, модель воздействия от процессорного ядра корректна).

co-verification работает тормазнуто да и вылетает по поводу и без.
вопрос в следуещем у меня что то не заладилось с брекпоинтами. они работают или нет? сколько не ставил останова на них не было.

Брэкпоинты нормально работают. У меня никогда не возникало ситуаций чтобы брэкпоинт не срабатывал. Использую модельсим 6.0ц, аврстудио 4.11, seamless от SystemDesigner 3 SP3.

Делаю всегда так:
1. Нажимаю кнопку pre-layout/post-layout coverify... запускается модельсим и аврстудио.
2. Выбираю в аврстудио файл, который надо симулировать и запускаю симуляцию для fpslic cosimulator. при этом аврстудио как бы зависает.
3. Перехожу в модельсим, нажимаю run all. при этом аврстудио оживает.
4. Жду пока в аврстудио появится жёлтая стрелка.
5. Выставляю брекпоинты и нажимаю run(F5) в аврстудио.
6. Жду пока сработает брэкпоинт. Если есть необходимость приостановить работу нажимаю кнопку break(ctrl-F5). Если надо посмотреть что нарисовал модельсим нажимаю break cosimulation смотрю что надо возвращаюсь в аврстудио нажимаю кнопку continue cosimulation, затем run(F5).

Привет всем.
ну с жадностью поборолся (не без помощи, сенькс), теперь такая ситуация: IDS 7.6 на одной машине работает нормалек, на второй вылетает по обращению к несуществующей памяти. вторая машина имеет особенность - в сети одна, но подключена к свитчу, т.е. карта инициализировна, айпишник имеется. у кого-нибудь такая фигня была?

Была такая фигня. Вылечилась как-то странно:
Сделал ярлык для IDS, прописал там режим совместимости то ли с 95-98 то ли с 2000. Запустил с ярлыка - ожило. Запустил из-под SysDes - тоже ожило. Ярлык удалил - живет В чем прикол - так и не понял. Было на двух разных машинах (ну совсем разных).
Одна в сети всегда, у другой сетевуха есть, но не подключена никуда.

У меня все проблемы вылечились установкой режима совместимости с Win95. Но у некоторых коллег при установке этого режима совместимости возникали другие проблемы (видимо, зависит от конфигураци виндов).
См. приоженный файл - там описывается коренное решение проблемы (автор не я).

хороший докьюмент, сенькс. тока я не нашел где в 2000-ном ставится режим совместимости с 95-м.... но это уже другая тема, разберусь, главное - знать с какой мельницей воевать)))

Здравствуйте. Есть проблема, может кто подскажет. Я уже напсал в личку hlebn, но пока ответа не получил. Собрал макетную плату на AT94S10AL-25BQU. Ser_En тяну "насильно", через резюк к питанию (3,3 В). CE и OE подключил к земле. Заливаю простой счетчик в FPGA. CPS прошивает и верификацию проходит, но заводится не хочет. Тактирую внешним генератором на GCK1. При программировании, прога просит выкл/вкл устройство (я так понял для проверки secure бита). После прошивки, просто выдергиваю шлейф ISP программатора. Не пашет и все. Кто что подскажет? Как еще проверить? Спалить вряд-ли мог - вроде все акуратно делал. И зачем нужна нога Testclock (нигде не нашел в доках)?

Здравствуйте еще раз. Только недавно решил проблему с AT94S10AL. Спасибо уважаемому hlebn за помощь в личке - так и не поблагодарил человека. Собственно, моя проблема - стечение досадных обстоятельств. На основе своего опыта подготовил неколько рекомендаций и замечаний. Читаем, интересуемся, дополняем.

1. Для микросхемы AT94S10AL тщательно проверяйте наличие контакта вывода микросхемы с соответствующей линией (качество пайки, монтажа). При этом, при проверке следует использовать «прозвонку» мультиметром, а не ориентироваться, скажем, на показания осциллографа при подаче питания на микросхему. Дело в том, что большинство входов, судя по показанию осциллографа, подтянуты внутренними резисторами к питанию. И при подаче высокого уровня на внешний вывод, отличить высокий уровень на соответствующей линии (печатном проводнике) от высокого уровня собственно вывода может быть затруднительно.

2. Для линии SER_EN (инверс.) обязательно наличие внешнего подтягивающего резистора номиналом 2.7 КОм, подключенного к питанию. Дело в том, что в руководстве пользователя на отладочную плату STK594 (мезонинная плата расширения для комплекта STK500, построена на базе более старой микросхемы серии AT94K без внутреннего конфигурационного ПЗУ – ориентир в некоторых вопросах при проектировании) данный резистор присутствует. А вот в паспорте на AT94S [1] (на рисунке 4-2, в главе посвященной программированию микросхемы) этого резистора нет (впрочем, как и нигде в тексте он явно не упоминается). Также можно порекомендовать установку таких резисторов на выводы RESET (инверс.) и AVRRESET (инверс.) (при использовании тактовой кнопки сброса, последняя рекомендация выполняется автоматически).

3. Не до конца ясна осталась работа выводов CON/CE (инверс.) и RESET/OE (инверс.). Остановимся на том, что согласно паспорту оба этих выводы являются ВХОДАМИ. Ориентируясь по логике работы AT94S10AL, описанной в паспорте [1], значение этих входов не в режиме программирования (а в рабочем режиме, SER_EN (инверс.) высокий) следующее. При подаче на входы CON/CE (инверс.) и RESET/OE (инверс.) низкого уровня, происходит ВКЛЮЧЕНИЕ выходных драйверов микросхемы. Высокий уровень на CON/CE (инверс.) ВЫКЛЮЧАЕТ адресные и битовые счетчики (address and bit counters, ?) и переводит микросхему в режим пониженного потребления (low-power mode). Высокий уровень на входе RESET/OE (инверс.) сбрасывает адресные и битовые счетчики (address and bit counters, ?). Также отмечается, что состояние входа CON/CE (инверс.) не производит включения/выключения микросхемы в режиме программирования (SER_EN (инверс.) низкий).
При всем при этом, в паспорте [1] указывается наличие внутренних подтягивающих к питанию (pull-up) резисторов на входах CON/CE (инверс.) и RESET/OE (инверс.). Было установлено, что оставление этих выводов в подвешенном состоянии ведет к успешному программированию и работе микросхемы в целом. В это же время, непосредственное, не через внешний резистор, соединение их с питанием или землей (в различных комбинациях), в лучшем случае позволяет лишь запрограммировать внутренний конфигуратор – загрузки микросхемы (после отключения шлейфа программатора) не происходит, микросхема не работает. Что, в общем-то, расходится с логикой, обозначенной в паспорте [1].

1. AT94S Secure Series Programmable SLI Datasheet. Atmel Corporation (www.atmel.com), 2005.

[/indent]В текущем топике описаны проблемы для среды до версии 3.0. Текущая версия SystemDesigner - 3.1. - есть ли у кого опыт работы с нею в плане устойчивости софта, исправлены ли старые ошибки, может быть, замечены новые?

И еще вопрос общего плана по FPSLIC. Atmel данную линейку не развивает, а потребность в данной архитектуре есть. И чтобы наработки имели перспективу, возможно, стоит присмотреться к другим производителям? Какие есть соображения по данному вопросу?[indent]