Доброе время суток!
с DDR имею дело впервые. вроде разобрался, как подключать, но есть один монент:
в данном кирпиче есть 4 DQS группы, в 2х из которых (нижняя и верхняя) присутствуют DM-пины, в двух остальных их нету, но есть по одному (девятому) DQ-пину.
память будет 16-битная. но тянуть трассы с 2х противоположных сторон кристалла слишком накладно. можно ли подключать DM-піни DDR-ки к DQ-пинам fpga?

в датапите написано

и в другом документе, тоже по cyclone3

тоесть вроде-бы можно, но написано и это

я так понял, фаза в DM и DQ сдвинута на 90 градусов, тоесть заменить типа можно, но зачем тогда выделять отдельные DM-пины?

спасибо!

и еще - обязательно ли выравнивать длины для DDR на частоте 125мгц? без перехода по слоям врядли получится выровнять, а относить память далеко от альтеры тоже не охота. корпуса tsop и pqfp
плата - 4слойка, водить трассы на bottom-е не желательно.

Сообщение отредактировал brag - Sep 24 2009, 11:50

Вы сначала сделайте тестовый дизайн контроллера памяти и отсинтезируйте его, вам фиттер укажет на все ошибки Как миинимум мне помнится, что нельзя на один компонент мешать группы с разных сторон, можно объединять только верх/низ и право/лево. Длины выравнивать всегда надо, вопрос до какого предела. Не хотите влететь - используйте HyperLynx.

спасибо!
а мешать группы почему нельзя, ведь обьеденяет 2 8-битных массива в один компонент только CS..
щас разведу, как получится, потом буду в hyperlynx гонять.

и еще по поводу конфигурационной памяти.
альтеровская память вся 2.7-3.3v
http://www.altera.com/products/devices/ser...g-overview.html
а cyclone3 вроде как не любит 3.3v, овершот большой. лепить кучу резисторов тоже не охота..в стартерките даже jtag 2.5v сделам, но память туда не втулили

Сообщение отредактировал brag - Sep 24 2009, 11:55

Мешать группы с разных сторон почему нельзя (если на самом деле нельзя, я читал это в доке на Stratix IV) лучше наверное спросить у Альтеры Что же касается конфигурационной памяти - то у нее 4 провода = 4 резистора. И еще, овершуты гасятся не только резисторами, но и сочетанием стекапа и ширины проводника (чтобы линия была согласована с передатчиком сама по себе).

А еще мне кажется, что вы пытаетесь сделать все в двух слоях, от чего я вас хотел бы настоятельно предостеречь: не думаю, что DDR будет стабильно работать на 125 МГц без нормальной земли.

у альтеры спрошу на их форуме. дистрибютор особо поддержки предоставить не может.

линии постараюсь согласовать, но для наших то плат..завод говорит одно, померял под микроскопом - совсям другое.

я пытаюсь сделать в 4х слоях. думаю, для не BGA єто нормально. больше всеравно не потяну

сделал тестовый проект, а оно говорит,что через час перестанет работать. получается, DDR контроллер не бесплатен? нужно вручную колбасить?
Warning: Megafunction that supports OpenCore Plus feature will stop functioning in 1 hour after device is programmed
ругнулся только, что left/right не поддерживает частот выше 125мгц. на остальное не ругался, проект скомпилировался. даже не ругался, что у меня возле vref одна нога задействована

Сообщение отредактировал brag - Sep 24 2009, 13:51

да, вы были правы. влепил altrmemphy, более-менее разобрался с его интерфейсом, начал синтезировать и выкинуло такую ошибку:

прийдется все-таки как-то разводить на противоположных сторонах.

вижу, пропарюсь с этим DDR и циклоном долго..

На счет DDR не скажу, а SDRAM делал на 2-х слоях, частота шины 130 Мгц (Cyclone II).
Работает. Для надежности, между землей под FPGA и землей под SDRAM кинул перемычку.
(Не утверждаю, что так нужно делать )

У меня тоже в 4-ех слойке поставлена обычная SDRAM (PQFP-208 altera, TSOP2-54 память) - использовать можно все порты альтеры заподряд. Работает нормально на частоте 133МГц (выше не пробовал). Длины не выравнивал, но память 16 бит, поэтому проводники короткие.
Если только начали, лучше не трогать сразу DDR. Проверьте, может вам хватит и SDRAM

Либо поставьте Циклон в BGA, либо память SDRAM на 32 разряда - и все будет не так уж и страшно.

Кстати, а существуют ли микросхемы SDRAM на 32 разряда?
Если да, то какая?

SDRAM на такой частоте на двухслойках у меня тоже со свистом работают.
а вот ноги DQ - требования к их разводке нужно расценивать, как 266мгц.


у меня тоже вроде короткие (см картинку), только разница в их длине большая..
SDRAM я тоже никогда не ровняю, 133мгц на таких длинах - это еще не те частоты.
а вот с DQ/DQS нужно расценивать, как 266мгц, здесь,думаю не все так. ровнять длины очень тяжело из за корпуса да и куча серпантинов тоже не есть хорошо.был бы BGA, да слоев по-больше..Я бы сразу DDR2 поставил. но возможности применить BGA нету
SDRAM не ставил
1. из за необходимой минимальной скорости - 150мега-16-битных-слов в секунду. тогда нужно 32бита, а это 2-4корпуса SDRAM со всеми вытекающими(разводка шины адресса).
2. DDR дешевле и обьемы по-больше
мож и поставлю sdram, если обломаюсь с DDR возится...


BGA нет возможности..с SDRAM еще подумаю, мож так и сделаю. но хотелось бы все-же применить DDR.


suществуют, только они дорогие и труднодоставаемые.
K4S643232E, на пример
http://www.samsung.com/global/business/sem...=&xFmly_id=

+DDR еще запарка с терминаторами. ставлю 0402 резисторы, тоже места жрут не мало и затрудняют разводку

Купил планку давеча на рабиобазаре у нас - 40 ГРН 256 метров сдрама(16-битный чип) (взял его потому что быстро довольно цепляется), будет Cyclone III на ПП стоять(макетка, отладить методУ нужно , так что рабочая планка на радиобазаре - самое ОНО ).
Пока ещё на счёт платы в раздумъях - как оно ему будет 3-вольтовая память и 2 слоя, может что посоветуете?

У вас какой-то странный дизайн. Обычно BGA не могут поставить, когда хотят паять руками. А 0402 вас монтажники боюсь самого заставят паять . Так что:
- постарайтесь обойтись без резисторов, согласовав трассы, включив OCT и промоделировав
- если не выйдет - попробуйте DDR2, там есть внутренний терминатор тоже, она вкупе с OCT точно встанет без резисторов (проверено, но BGA)
- или ставьте SDRAM
- или ставьте резисторные сборки

будет нормал. главное, полигон постарайтесь не порезать и плату по-тоньше. я делаю 0.8мм
http://electronix.ru/forum/index.php?act=a...st&id=36193 - не циклон, но все же SDRAM.
[attachment=36622:DSC_8948.jpg] - вторая сторона. пассив 0402 там, хорошо экономится место под полигоны


BGA руками, как раз паяется горазо проще QFP/SO. посадил шарами на шары na вязкий флюсЪ, феном пригрел и готово - 2-5 минут на корпус.
проблемма в наших платах, их сильно крутит со временем, девайсы перестают работать...и вторая проблемма - выведение ног на шаге 0.8 - трудно между ними via пихать. потом, опытный образец будет изготавливатся самостоятельно (фото выше), а маску наносить мне впадло, а BGA без маски - очень стремно.
пайка да, будет ручная. если паять под мелкоскопом, то разницы нету, что 0402, что 0603. но экономия места внушительная.


OCT я конечно включу, но как быть с терминаторами на Vtt(vref)? вроде как для SSTL они необходимы.
а последовательные, наверное, выкину - DDR вроде можно менять strength

DDR2 - вкуснятина, там и последовательные, и на VTT терминаторы внутри. только жаль,вся DDR2 память в BGA.


на счет SDRAM - подумаю.
сборки труднодоставаемые, а обычные по рззмерам мало выигрывают 0402

и еще SDRAM - 3.3v, резисторы всеравно прийдется ставить для циклона3

Сообщение отредактировал brag - Sep 25 2009, 13:21