с DDR имею дело впервые. вроде разобрался, как подключать, но есть один монент:
в данном кирпиче есть 4 DQS группы, в 2х из которых (нижняя и верхняя) присутствуют DM-пины, в двух остальных их нету, но есть по одному (девятому) DQ-пину.
память будет 16-битная. но тянуть трассы с 2х противоположных сторон кристалла слишком накладно. можно ли подключать DM-піни DDR-ки к DQ-пинам fpga?
в датапите написано
Цитата
In Cyclone III devices, the DM pins are preassigned in the device pinouts. The
Quartus II Fitter treats the DQ and DM pins in a DQS group equally for placement
purposes.
Quartus II Fitter treats the DQ and DM pins in a DQS group equally for placement
purposes.
и в другом документе, тоже по cyclone3
Цитата
Pin on Memory Device | Pin on Cyclone III Family Device
DQS | DQS
DQ | DQ
DM | DQ
CK, CK# | Any Adjacent User I/O
A | Any User I/O (2)
CS#, RS#, CAS#, WE# | Any User I/O (2)
DQS | DQS
DQ | DQ
DM | DQ
CK, CK# | Any Adjacent User I/O
A | Any User I/O (2)
CS#, RS#, CAS#, WE# | Any User I/O (2)
тоесть вроде-бы можно, но написано и это
Цитата
DQ groups on the left and right sides of EP3C16, EP3C25, and EP3C40 (of the 240-pin PQFP package) do not support DM pin.
я так понял, фаза в DM и DQ сдвинута на 90 градусов, тоесть заменить типа можно, но зачем тогда выделять отдельные DM-пины?
спасибо!
Как миинимум мне помнится, что нельзя на один компонент мешать группы с разных сторон, можно объединять только верх/низ и право/лево. Длины выравнивать всегда надо, вопрос до какого предела. Не хотите влететь - используйте HyperLynx.
, так что рабочая планка на радиобазаре - самое ОНО 
).
. Так что:
ещё если входы чувствительные к овершуту, а вот на 4-х слойке в принципе можно и не ставить их, подогнав импеданс и просимулировав 
