Добрый день,

У меня стоит задача, сделать схему измерения интервалов на FPGA.
Проблема в том что нужна высокая точность - 70 пс. Так что считать "в лоб" не получится.
Кто нибудь делал что-либо подобное? Буду признателен за любые идеи.

Спасибо.

Уточните задачу более полно. Какие интервалы (диапазон интервалов) времени нужно измерять и за какое время (время измерения)?

Начинающие лезут в сотни гигагерц... круто...

Внешний аналоговый интерполятор. На LVDS выход навешивается пара транзисторных ключей, два генератора тока- зарядный и разрядный, компаратор. Длина импульса с компаратора в соотношение токов разряда-заряда длиннее исходного импульса.
Можно конечно лепить извращение с задержкой фронтов импульса на ряде логических ячеек и синхронной защелке триггером их состояний. Но калибровать это дело- изврат страшный. Да еще и от смены технологий кристалла весь проект летит коту под хвост.

2 khach - что то похожее на первый вариант проходили есчё в универе вроде. Только вы уверены что это сгодится для ??

В каком-то совейском частотомере измеряемый интервал считался в лоб, но каждый счётный импульс фронтом сбрасывал интегратор, напряжение на котором по окончании измеряемого интервала цифровалось параллельным АЦП.

70 ps - все зависит от джиттера внутри FPGA. Т.е от качества питания, разводки, немного от самого дизайна. Если делать интерполятор на рассыпухе ЭСЛ- то 70 пс свободно получаются. Если на отдельной CPLD типа coolrunner- то тоже без особого напряга. А на базе spartana или Virtex - как когда, бывали грабли. Ну и самокалибровку надо закладывать в схему обязательно, если это будет FPGA.

khach, погодите бисер метать. Пускай топикстартер подробнее задачу опишет. А то есть подозрение, что это всего лишь "засланный казачок".

А не могли бы вы еще разок объяснить? Для тех, кто в танке.
А то ничего не понял - интерполятор, зарядный-разрядный токи... Как это работает?

Сообщение отредактировал Student Pupkin - Oct 23 2009, 19:48

+1

Бред.
У ECL время нарастания 500 ps, о каких измерениях в 70 пс интервалах может идти речь?
ECL даже дернуться не успеет.
Даже SiGe (200 ps) и InPhi (80 ps) слабо подходят.
Про FPGA на CMOS даже заикаться не стоит.
Вернее FPGA применяют в тех приборах что измеряют 70 пс, но не в сэмплерах.

больше 20 лет назад на 500 серии делал. Получалось меньше 100 пик точно. Точнее не скажу.но вроде до 30 можно было. Записей уже не осталось.

Я бы, все таки, попробовал на задержке, а калибровку или подстройку ЛЗ на EP196. Так можно цифрой подстраивать с шагом с 10пс + аналоговая(от ЦАП) в пределах 10пс.
Вообще то rezident прав, нужно подождать ответа автора по поводу величины интервалов, частот повторения и времени измерения.
На наносекундах ортимальной будет одна схема, на микро - другая....
Кстати, интересный "начинающий" пошел, начинает сразу с пикосекунд, так скоро и до фемто доберутся .

http://www.acam.de/products/time-to-digita...erters/tdc-gpx/
http://www.acam.de/products/time-to-digita...erters/tdc-gp2/

Есть такой частотомер Ч3-65.Изделие редкое и мало кем виданное.Вроде он даёт подобное разрешение. Кстати ,70 пик на фоне чего?
Если это погрешность то она сложнодостижима в принципе. 7 в -11 степени.