|
V4FX20, клоковые регионы |
|
|
|
 |
Ответов
(1 - 10)
|
Nov 10 2009, 17:22
|
Злополезный
   
Группа: Свой
Сообщений: 608
Регистрация: 19-06-06
Из: Russia Taganrog
Пользователь №: 18 188

|
Цитата(rv3dll(lex) @ Sep 10 2009, 09:00)  где взять таблицу соответствия номеров выводов с номерами клоковых регионов. типа AD26 - X0Y0 и так далее. В готовом виде взять негде... но возможно подойдёт такой подход: В Floor Planer (или Plan Ahead) + FPGA Editor'е смотрите соответствие банков ввода-вывода - клоковым регионам. Ну а затем по ug075.pdf (Packaging and Pinout Specification) определяете конкретные ножки для интересующих Вас банков. Цитата(rv3dll(lex) @ Nov 10 2009, 16:12)  вот сижу и думаю сразу повесится или пролазить весь кристалл. Конечно прийдётся по пухнуть... но вешаться точно не понадобится - всё таки таблицы соответствия ножек - банкам за Вас уже сделаны, осталось только состряпать таблицу соответствия банков - clock domain'ам. Тока недавно сам такое делал для Virtex-5.
|
|
|
|
|
Nov 10 2009, 17:43
|
Знающий
   
Группа: Свой
Сообщений: 845
Регистрация: 18-10-04
Из: Pereslavl-Zalessky, Russian Federation
Пользователь №: 905

|
Действительно, есть проблема, но вешаться рано. По координате IOB определить регион в общем случае затруднительно, как и по документации. Для крайних банков регион определяется, но как быть с центральными банками я так и не понял.
Попробуйте сделать схему с использованием клоков так, чтобы ISE пришлось разместить выводы в одном регионе. У экспериментальной схемы должно быть 32 IOB, чтобы весь регион занять. Если хорошо подумать, то можно сделать за один раз, а не за 8.
Ну, или протыкать 320 штук
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|