Можно грузить FPGA не из FLASH. Например, прошивку держать в EEPROM керамическом, а грузить отдельной схемкой на том же PAL.
Или, как вариант, вынести микросхемы загрузки из зоны облучения, мы так делаем на испытуемых стендах. У нас ПЛИС тестовые наборы для испытуемого асика дергают. Асик сам в зоне облучения, а плисины с обвязкой - снаружи, данные по кабелю гонят. ПЛИС можно и по 2х метровому кабелю загрузить, проблем никаких.
Что касается альтеры или актеля, то в любом случае для ПЛИС придется саркофаг металлический городить - уверен.
По альтерам
>link< выходит, что подойдет max7000 серия в керамике. Но это CPLD, не FPGA.
Сообщение отредактировал Shivers - Nov 23 2009, 10:53