Я использовал f=0.5/t. Тут вопрос философский, что взять за частоту среза спектра, после которой его амплитуда уже не оказывает влияния.


Вряд ли на роджерсе, влетело бы в копеечку. Но не факт, что на простом FR4. Сейчас существует множество ВЧ-материалов, которые обычно используют при проектировании устройств со скоростными последовательными интерфейсами. Повторяю, ВСТРЕЧАЮТСЯ чисто цифровые платы, выполненные на роджерсе и прочих ВЧ-материалах. Это не ширпотреб, это дорогие изделия, где нужно получить высокие характеристики. Посмотрите из чего сделаны оценочные платы для ПЛИС с MGT от фирмы Xilinx или Altera. Можно привести множество других примеров. Почитайте об этом, например, здесь:
www.altera.com/literature/an/an528.pdf
или просто наберите в поисковике что-нить типа "PCB dielectric materials for high-speed applications"

А вы знаете ТОЧНО, на чем сделаны современные материнки?


одно с другим связано. Но корректнее, наверное, говорить о полях. Спасибо за поправку!


Вы передаете не синус, поэтому вам важна не частота основной гармоники, а ширина всего спектра, зависящая, как мы выяснили, от скорости нарастания фронта. Посчитайте верхнюю частоту спектра и именно по ней оценивайте какая у вас линия - длинная или нет.

Кстати, очень полезно на всякий случай посчитать, не создано ли у вас условий для синфазного резонанса в диф.линии. Если время задержки распространения сигнала от передатчика до приемника составит четверть тактового периода, то лучше либо укоротить, либо удлинить линию, а то можно получить резонанс по синфазной помехе. Маловероятно, конечно, но вдруг.


Именно так. Но про микрополосковую структуру сразу можно сказать, что на практике обеспечить стоомность линии приблизив дорожки друг r другу и подняв их над опорой настолько, чтобы связь между дорожками была сильнее, чем связь между каждой из дорожек с опорой - достаточно сложно, если вообще возможно. можно даже рассчитать условия, но надо тратить на это время. Попробуйте поиграться с калькуляторами импеданса, которые показывают коэффициент связи дорожек, и найти стоомную конфигурацию, при которой связь будет хотя бы больше 50%.

Еще раз спасибо всем участникам дискуссии! К сожалению, вопрос с трансформатором так и повис неразрешенным. Уж скоро я все проверю на практите.

Вооот, разобрались



Это синус? Или все-таки меандр?

Достоверных данных не имею. На словах говорили, что делаются на обычном текстолите и всегда 4-слойные. Потому, что иначе ценник делается неприемлемым. И это не вызвало возражений - плата по площади большая, продукт массовый, там на каждом центе экономят. Поэтому и слоев всего 4 - внутри плейны, внешние сигнальные. Заметьте, что все эти высокоскоростные линии на них идут по внешним слоям, хотя для таких сигналов внутренние слои между плейнами намного лучше подходят с точки зрения стабильности характеристик линии, ширины проводников и помеховой обстановки. И там и PCI-E, и SATA, и Hypertransport'ы всякие. Очень серьезные сигналы, имхо. Причем все это на любых материнках, на самых дешевых в том числе, а не только на дорогих топовых. 





Думается, что ни то, ни другое. Нечто среднее, типа трапеции (со скругленными углами). В документации на мой serdes (FIN212AC, Fairchild), к сожалению, характеристики собственно передатчика никак не описаны, только интерфейсная часть. Но если принять максимальную его частоту (40 МГц по шине * 12 бит слово = 480 МГц), и учесть, что фронт обычно составляет примерно четверть периода от максимальной частоты (больше незачем, только проблемы), то длительность фронта составляет порядка 520 пс. Что требует полосы 672 МГц (для варианта 0.35/t или 960 МГц для варианта 0.5/t). 672 МГц - длина волны 0.45 м. Т.е. в три раза длиннее линии. Вроде все гуманно. Правда, этот расчет для воздуха, в проводнике длина волны должна быть покороче. 

Честно говоря, вы меня озадачили. Пойду обдумаю, как развести процессор на несколько сот ножек имея два слоя под сигналы....

Сообщение отредактировал Ezhen - Nov 27 2009, 15:06

Дык "материнская" комплектуха (проц, чипсеты) специально под такие вещи делается - там распиновка такая, чтобы проводки разводились без перекрещивания (обратите внимание на разводку - тыщи проводков, а пересечений и переходок кот наплакал). И размещение этой "кухни" на плате там не случайное. Когда тот же Интел разрабатывает новую платформу (проц + чипсет), там и референс дизайн платы делается, на основе которого различные асусы и прочие уже делают свои мамки.

Взглянуть бы на доки к такой платке. Разрешило бы все споры.

Посмотрел специально распиновку на Pentium Core2. Да, там все удобно и с нужной стороны. Чуть ли не больше половины ног отдано под питание и землю. Два внутренних ряда - целиком. Но тем не менее есть стороны процессора, с которых еще 6 рядов отданы не под питание. Я, конечно, не разбирался как там что, но если все 6 рядов надо будет вывести наружу, то в двух слоях сделать это проблематично.

У таких многоногих микросхем там шаг довольно крупный - 1.27 мм обычно. Это позволяет тащить по два (а то и три) тонких проводничка. Материнская плата - это шедевр массового производства. Как по соотношению цена/возможности, так и как технологическое достижение массовой (не эксклюзивной) продукции. И достижения там эти процентов на 80 определяются тем, что комплектуха проектируется специально заранее под это дело. Включая конструктивное исполнение основных микросхем.