припаял epcs4
создал jic файл и посредством SFL-моста пробовал прошить конф-пзу.
фигушки...

пишит:
"flash loader IP not loaded on device 1"
"opeartion failed"

помогите разобраться - почему байтбластер заливает в SRAM конфигурацию, а она не отрабатывает - на всех пинах логическая 1.
и всё ...
хоть убей, не знаю что думать...

может ещё какие-пины надо подтсянуть?

достаточно ли того что я притянул (рисунки в первом сообщении)?

на какие выводы ещё следует обратить внимание???

P.S. на всякий случай скажу - с SFL и jic работал на отладке ep2c20 +USBlaster - всё ОК

Сообщение отредактировал penauch - Dec 4 2009, 15:34

Уже много раз убеждался, если получается подный бред, то ошибка очень тупая, типа КЗ, ошибки в плате или ошибке в распиновке.
Проверяйте всё с самого начала, схему, печатку с разводкой, распайку, распиновку в проекте, клок и т.д.
Не ищите сильно заумных проблем по началу, добейтесь что-бы работало мигание светодиодом, как Вам рекомендавали.
Нет светодиода - выведите меандр на какую ножку.

Безотносительно к Вашей проблеме: замените сопротивления на JTAG'е все на 1 кОм иначе будут неприятности.

Итак плис не конфигурируется. Если проект заливать по JTAG программер что пишет? Неужто, что все в порядке?
Ну и смотрите в даташите конфигурационные пины и что с ними делать, приведите схему из даташита, которой соответствует ваша.


Ничего подобного, там практически любые подойдут и нужны они только для того чтобы пины к чему либо подтянуть в рабочем режиме.

значит так.

проверил соответствие принципаильной электрической схемы с печатной платой
проверил схему - цоколёвку ПЛИС
далее тестером звонил
далее замерил все питания и подтяжки

как и ожидалось - ошибок нет и не может быть!

оставалось одно из двух - либо ПЛИС бракованая либо с процессом конфигурации нелады

и всё-таки - уделил внимание описанию назначений ножек - особо внимание на nStatus и Conf_done

так вот первая вечно торчала в 1 а вторая в 0
тоесть нифига не сконфигурировалась

затем в опциях программатора стал тыкать, и подсознательно вышел на "halt on-chip configuration controller"

и чудо!

после заливки конфы в SRAM - обе ноги стали в 1 - тоесть конфигурация завершена, ошибок нет!

Ура! Ура! Ура!

Прилагаю картинку с тем что нужно было дополнительно поставить. Квартус-9

Я ещё здесь ТРИ раза спрашивал - нужно ли что-нибудь отмечать - мне сказали - НЕТ!

В итоге пряник достаётся мне - ибо я крут!

Ну во первых не забывайте о наличии подтягивающих внутренних сопротивлениях в FPGA - 10-50 kom, поэтому чем больше сопротивления на входе TCK тем хуже с помехоустойчивостью (перекрестные наводки от соседей) при наличии не очень короткого кабеля это может быть критичным для FPGA большой емкости и скорости... можно много еще чего рассказывать. Сам "напарывался" на этом: в Datasheet на Циклоны появились сопротивления по 10 ком (правда на TCK остались 1 ком) и конфигурация по Jtag чаще всего не проходила до конца.
Официальный ответ техподдержки Altera гласил: в Datasheet ошибка - все сопротивления на JTAG по 1 ком и в следущих версиях Datasheet будет исправлена! Давая совет я опирался не только "на ощущения" и собственный опыт, но и на ответ Altera.

А что, по умолчанию эта галка не стоит разве? Что-то я не припоминаю подобных проблем при использовании Байт-бластера, равно как и необходимости выставлять что-то дополнительно в настройках загрузки...