Не работает программирование конфигурации по JTAG

ПЛИСина ep2c8q208c
Квартус 9

Используется ByteBlasterMV от IMM, LPT-порт

Cхема ниже на картинке.

Квартус при программировании пишит:
"Can't access JTAG Chain"
"Operation Failed"

сам байтбластер определяется.

ОС вин-ХР сп3

чего им не хватает?

А если попробовать на другом компьютере с той же ОС и тем же квартусом?

к сожалению этой возможности на 2 дня нет

тоесть вы думаете проблема в драйверах?

может ли это быть из-за 500мА 1.2 LDO , который делает из 3.3V

замерил ток у 1.2V - всего-то 30ма


вот лог при дебагании jtag

Что мешает прозвонить цепи или посмотреть на JTAG осциллографом?
ВСЕ цепи питания/земли разведены? ВСЕ питания поданы?

Вы написали, что байтбластер определяется... Имеется в видусистемой?
А в Quartus Programmer -> Hardware Setup-> Hardware Settings он есть?

да. да. всё проверил. питание на PLL также заведено.




да. есть устройство ByteBlasterMV[LPT1]

может быть из-за запрета доступа вин-ХР?

к слову авр-ки и еепромки шил через DriverLinx, DL PortIO




а вот с этим туго. нету его при себе...

не понял

Я про то что ХР не позволяет напрямую работать с ЛПТ.
относится ли это к Квартусу?

не относится...

разобрался, оказалось что стоял bidirectional mode. переставил в ECP.

конфигурируется - прогрессив бар до конца 100% , но дизайн не работает - ПЛИС молчит. (на отладке работает!)

проект создавался без никаких настроек, кроме как раскидать ножки.

что ещё нужно пометить чтоб дизайн запускался?

Странный вопрос, это Ваш первый проект?
В принципе, для того что-бы работало достаточно ножек, специфических настроек ножек (если они нужны для данного проекта) , ну и клока на входе.
Но это условия необходимые, но не достаточные. Дальше проект может не работать по тысще и одной причине, начиная от ошибки в распиновке ножек, заканчиая ошибкой проекта и невписыванием проекта в нужные скорости. А тут универсаньноего рецепта нету, что и как отлаживать.

добрый день.
Если есть управление светодиодом и какая-то входная частота, создайте проект , делящий частоту до значения,
которое заметно глазу при управлении светодиодом.
В зависимости от результата можно будет разбираться дальше.
удачи

вы меня немного не поняли

я грю про то что в квартусе надо где-нибудь галки устанавливать-снимать при переходе на LPT BB-MV ?

проект обкатан на отладке DE-2, программировался USB-бластером(он там в CPLD) - по умолчанию всё работает как надо

но вот проект собран на плате и... не работает. вот и спрашиваю - нужно ли при конфигурировании от ЛПТ байт-бластера в квартусе выставлять опции ещё какие-нибудь?

для начала вы знаете что после выключения питания проект слетает?
то есть он в плис грузиться из конфиг пзу каждый раз по включению

Никаких опций не надо.
Ищите косяки на Вашей плате, или проверьте соответствие разводки Вашей платы с Вашим же квартусовским проектом.

ну конечно же знаю! там же SRAM. конфиг-еепром пока не пользую...

в общем как тут сказали вывел 0 на ногу и потом вывел 1 на ногу.
вольтметр показывает в обоих случаях 3.68 V

питание 3.3V
ядро 1.2V

тут чисто принципиальная фигня - после заливки по JTAG ПЛИС НЕ становится тем, что в неё залили...

нужно ли после программирования по JTAG ещё какие-либо действия делать?

и ещё. Я на рефы банков ничего не подавал - использую как пользовательские пины. может из-за этого?

питание включено.

припаял epcs4
создал jic файл и посредством SFL-моста пробовал прошить конф-пзу.
фигушки...

пишит:
"flash loader IP not loaded on device 1"
"opeartion failed"

помогите разобраться - почему байтбластер заливает в SRAM конфигурацию, а она не отрабатывает - на всех пинах логическая 1.
и всё ...
хоть убей, не знаю что думать...

может ещё какие-пины надо подтсянуть?

достаточно ли того что я притянул (рисунки в первом сообщении)?

на какие выводы ещё следует обратить внимание???

P.S. на всякий случай скажу - с SFL и jic работал на отладке ep2c20 +USBlaster - всё ОК

Уже много раз убеждался, если получается подный бред, то ошибка очень тупая, типа КЗ, ошибки в плате или ошибке в распиновке.
Проверяйте всё с самого начала, схему, печатку с разводкой, распайку, распиновку в проекте, клок и т.д.
Не ищите сильно заумных проблем по началу, добейтесь что-бы работало мигание светодиодом, как Вам рекомендавали.
Нет светодиода - выведите меандр на какую ножку.

Безотносительно к Вашей проблеме: замените сопротивления на JTAG'е все на 1 кОм иначе будут неприятности.

Итак плис не конфигурируется. Если проект заливать по JTAG программер что пишет? Неужто, что все в порядке?
Ну и смотрите в даташите конфигурационные пины и что с ними делать, приведите схему из даташита, которой соответствует ваша.


Ничего подобного, там практически любые подойдут и нужны они только для того чтобы пины к чему либо подтянуть в рабочем режиме.

значит так.

проверил соответствие принципаильной электрической схемы с печатной платой
проверил схему - цоколёвку ПЛИС
далее тестером звонил
далее замерил все питания и подтяжки

как и ожидалось - ошибок нет и не может быть!

оставалось одно из двух - либо ПЛИС бракованая либо с процессом конфигурации нелады

и всё-таки - уделил внимание описанию назначений ножек - особо внимание на nStatus и Conf_done

так вот первая вечно торчала в 1 а вторая в 0
тоесть нифига не сконфигурировалась

затем в опциях программатора стал тыкать, и подсознательно вышел на "halt on-chip configuration controller"

и чудо!

после заливки конфы в SRAM - обе ноги стали в 1 - тоесть конфигурация завершена, ошибок нет!

Ура! Ура! Ура!

Прилагаю картинку с тем что нужно было дополнительно поставить. Квартус-9

Я ещё здесь ТРИ раза спрашивал - нужно ли что-нибудь отмечать - мне сказали - НЕТ!

В итоге пряник достаётся мне - ибо я крут!

Ну во первых не забывайте о наличии подтягивающих внутренних сопротивлениях в FPGA - 10-50 kom, поэтому чем больше сопротивления на входе TCK тем хуже с помехоустойчивостью (перекрестные наводки от соседей) при наличии не очень короткого кабеля это может быть критичным для FPGA большой емкости и скорости... можно много еще чего рассказывать. Сам "напарывался" на этом: в Datasheet на Циклоны появились сопротивления по 10 ком (правда на TCK остались 1 ком) и конфигурация по Jtag чаще всего не проходила до конца.
Официальный ответ техподдержки Altera гласил: в Datasheet ошибка - все сопротивления на JTAG по 1 ком и в следущих версиях Datasheet будет исправлена! Давая совет я опирался не только "на ощущения" и собственный опыт, но и на ответ Altera.

А что, по умолчанию эта галка не стоит разве? Что-то я не припоминаю подобных проблем при использовании Байт-бластера, равно как и необходимости выставлять что-то дополнительно в настройках загрузки...