нужно задействовать pll в циклон-2 фпга.

на вход CLK0 подана частота с кварцевого генератора 50мгц

требуется получить частоту 150 мгц и использовать внутри фпга. на внешнюю ножку не надо.

гуру, помогите vhdl-фрагментом как юзать PLL

MegaWizard Plug-In Manager спасёт отца русской демократии

В мегавизарде конфигурируется, потом готовый файл с настройками подключается к проекту, расписываются выводы. Все.

Подключил PLL следующим образом. В мегавизарде сформировал ALTPLL.
Далее перенёс компонент в основной текст:



1) Правильно ли сделал?

Также интересуют следующие вопросы:

2) Есть 4 режима PLL: normal mode, source-syncronous mode, in zero-delay buffer mode, with no compensation

какой из этих режимов позволяет выводить сигнал с PLL, чтоб он начинался с той же фазы что и входной сигнал? (тобишь синхронно менялся - в 1 такт входного сигнала вписывалось целое число тактов выходного сигнала с PLL) ?

3) что вообще даёт эта компенсация? Теорию ФАПЧ знаю (ГУН, ФНЧ, делитель, опорный генератор, ...)

4) В мега-визарде указываются входная частота и градация по скорости. Зачем? Не для параметров ФНЧ случайно ли? Заметил что если "обмануть" мегавизард - сказать ему входную частоту в 2 раза меньше, то стабильность частоты на выходе PLL улучшается (даже при самой безалаберной разводке цепей питания/земли PLL)

5) выбрал режим zero delay buffer. Почему-то в этом режиме из-за присвоения бита счётчика на выходной сигнал - ошибка(см. текст программы ыше - "ClkOut<=counter(0); --ошибка").

Тескт ошибки:



А конструкция типа: Counterout(0)<=counter(0); - не даёт ошибки.

6) можно ли более тонко осуществить настройку PLL? Например увеличить время установления, поставив более низкочастотный ФНЧ, и увеличить стабильность (без улучшения разводки питания/земли)?

7) каков процент отклонения частоты PLL на 150 МГц при отсутствии феритовой бусины и аналоговых полигонов? (входная кварцевый генератор 50мгц) - только 10нф +0.1мкф + 10мкф всё керамика

Собрать, проверить.



в даташите на целевую фпга все разрисовано и объяснено. изучайте, там все есть.



телепаты в отпуске



можно но не во всех фпга.

тут вы погорячились. лог ошибки привёл в предыдущем сообщении. смотрите внимательнее


на счёт мегавизарда.
чой-то он бред лепит - прошу из входной частоты 50 мгц сделать 100 мгц, выбираю умножитель 2 делитель 1

он автоматом делает частоту VCO 800 МГц

альтера требует чтобы 10 – 400 MHz без вывода на внешнюю ногу.

на вход допускается 11 – 311 MHz

какая польза тогда от мегавизарда, если потом файл компонента вручную править прийдётся? (исправлять множители)

и вообще он как-то странно подбирает частоту ГУН зависимо от коэффициентов mul, div

скриншот ниже

Да не заметил. За это научу вас пользоваться RTFM Ответ лежит там : Cyclone II Device Handbook, Volume 1 -> Section II. Clock Management -> Chapter 7. PLLs in Cyclone II Devices -> Clock Feedback Modes -> Zero Delay Buffer Mode -> In zero delay buffer mode, the clock signal on the PLL external clock output pin (FLL<#>_OUT), fed by the c2 counter, is phase-aligned with the PLL input clock for zero delay. И т.д. ответ лежи на поверхности

Кстати был не прав, для Source synchronus систем режим PLL называется по другому. Для асинхронной нарезки вам достаточно режима Normal



читаем Cyclone II Device Handbook, Volume 1 -> Section II. Clock Management -> Chapter 7. PLLs in Cyclone II Devices -> Hardware Features. Ответ лежит там



Думаю что проблема не в мегавизарде, а в вашем не понимании что происходит. Или вы думаете что разработчики альтеры настолько глупы что сделали не рабочий генератор PLL, который там со времен первых сборок квартуса. И это никто за 10-15 лет не заметил ? %)

спасибо за разъяснения и RTFM

но всё-таки частоты VCO=800..1000 МГц вызывают у меня недоумение по поводу возможности их реализации в ПЛИС

наверняка - чем больше частоты, тем более качественно нужно разводить цепи питания PLL



На счёт асинхронной нарезки. Согласно теореме Котельникова - нам нужен сигнал с периодом как минимум в 2 раза выше, чем исходный период.

Значит при частоте шины 133 МГц для того чтобы нарезать сигнал с точностью до 1 CLK , нам нужно частоту PLL выбрать не менее 266 МГц.

Я прав или нет?

А чем Вас смущает VCO 800 МГц ? Это не та частота, что идёт на тригеры.
Эта частота базовая для PLL.
Учитывая что вы с этим первый раз сталкиваетесь, лучше руками в настройки пока не лезть,
а то вообще не разберётесь почему не работает.
Остальное ответили.

не путайте частоту ГУНа PLL и выходную частоту PLL.

Cyclone II PLL Hardware Overview -> The VCO frequency is a critical param eter that must be between 300 and 1,000 MHz to ensure proper operation of the PLL. The Quartus II software automatically sets the VCO frequency within the recommended range based on the clock output and phase-shift requirements in your design.

потому то цепи PLL и требуют особого внимания.



но у вас же tsu/twr/th 2 такта. Если вы связывайтесь с асинхронной нарезкой надо рассматривать сигналы шины как асинхронные и учитывать из длительности. ИМХО резать нужно такой частотой, что бы умещалось хотя бы 2.5-3 отсчета на сигнал. Котельников тут не совсем к месту %)

1. насчёт VCO я уже написал, что это за частота.
2. Кательников это хорошо, но применительно к ПЛИС, это имеет косвенное отношение, т.к. вариаций времянки много.
Учитывая что Вы топчетесь с этой шиной уже долго. Я давно, когда начинал этим заниматься, смотрел как делает асинронную шину альтера в своих IP модулях. Проанализируйте. Может на опенкорес что найдёте. На уартах, совместимых со стандартными должны ставить асинхронную шину, их и посмотрите.
Я уже не помню как там у Вас задача ставилась исходно, если 133 - это просто шина, это одно. Если это темп записи, это уже совсем другое. Первое можно и без высокой частоты сделать.
Смысл тут уже Вам писали много, повторяться не вижу смысла. Попробуйте сделать ещё заход с этой стороны-проанализируйте
доступные дизайны. Что не поймёте - спросите. Только вопросы поконкретнее, после того как сами подумаете...

рассматривал много вариантов. в том числе tsu=1,twr=1,th=1



исходя из чего вы брали 2,5 - 3 отсчёта?

пробовал работать на 1.5 отсчётах - оно работает!!!
на одном отсчёте не заработало (наверное из-за 6нс-задержки перед спадом сигналов WE,CE в BF533)

времянка такая: tsu=4, tw=4, th=0, Fbus=133.3 МГц, Ffpga=50 Мгц (правда OSC, а не PLL)




смотрел, но похожее на своё там не нашёл...
может плохо и не то искал?



задча что не есть на первый взгляд простая - нужно писать в управляющие регистры и манипулировать адресом для памяти.

пока сделал так:

1) по фронту тактовой(или PLL) нарезаю : CE,WE,A,D

2) по фронту тактовой проверяю если WE=0 и CE=0, то это первое состояние - пишим в регистр если A=0, или увеличиваем адрес SRAM (внешняя,болтается на ПЛИС) если A=1. Состояние<=2

3) по фронту тактовой проверяю если WE=1 и CE=0 - то перейти в первое состояние.

Замечено, что если из проверок выкинуть CE, то обмен идёт иногда нестабильно. Хотя устройство на асинхронке одно.

работает на ts=4, tw=4, th=0 1clk=133 мгц, режу частотой 50 мгц.

может быть и глупо сделал.
возможен ли лучше вариант, чем тот что описал?

Сообщение отредактировал %-) - Dec 9 2009, 07:24

личный опыт, стробы это асинхронные сигналы на них надо давить метастабильность на что уйдет 2 триггера .



ИМХО я бы привязывался к переднему фронту сигнала WE, в этот момент tsu по адресу, данным, CE уже будет выполнен и есть еще twr времени на то что бы все операции закончить.

Во-во, я -бы тоже, сделал запись в регистры фронтом врайта, само сбой с контролем сетапов холдов.
А внутри уже 2 варианта определения факта записи (если нужно):
нарезка селекта высокой частотой, или сброс флагового тригера асинхронно, а потом уже синхронно возведение обратно и анализ что была запись и куда была запись. Но со фторым вариантом нужно поосторожнее, т.к. влупите асинхронный сброс, у которого есть иголки из=за гонок, будете потом долго искать откуда глюки. Хотят он не требует высокой частоты для нарезки.


Поищу, г-дето была функция уарта альтеровского, котрый совместим со стандартным 550.
Если найду - сброшу, куда бросать?

electronshik85<гаф>mail.ru
только на vhdl, с верилогом туговато будет



передний фронт - понятие разное - для разных сигналов. это который rising(0-1) или falling(1-0) при активном уровне=0 ?

Сообщение отредактировал %-) - Dec 9 2009, 08:48