Друзья,
нужен совет.
Делаю маленькую МПП 35х45 мм. На ней процессор BGA 0.65, DDR2 BGA 0.8, Flash BGA 0.8 и две TQFP24, с краю платы разъём под microSODIMM 172p connector.

DDR2 333MHz должна стоять практически вплотную к процессору.

Собственно, вопросы:
1. Правильно ли я понимаю, что достаточно соблюсти следующие условия: длины проводников в байте выровнять до+-2 мм, CLK = ~CLK > DATA на 1-2 мм, остальные сигналы +- 10мм ?

2. Какой стек платы можно рекомендовать для такого плотного монтажа? Мы не собираемся излишне экономить, пытаясь влезть в 6 слоёв, но и экзотические варианты МПП, типа stacked microvia, не хотелось бы использовать
Если, например взять стек 2-4-2 ( микровиа 1-2, 2-3, 6-7, 7-8 сквозные 2-7)
1 SMT/GND
2 signal
3 signal
4 power1
5 power2
6 signal
7 signal
8 SMT/GND
В 1 слое думаю пролить землю между шариками, а на на второй слой опустить сигналы через микровиа в падах.
Стоит ли в таком стеке использовать 1-й слой как опорный для 2 и 3, при этом 3 и 4 разделить толстым ядром?
Может посоветуете другой стек?
В какие слои лучше запихнуть DATA, а в какие ADDR и Control?

При столь малых расстояниях и ровнять не стоит. ИМХО.
Пока будете петли водить - захламите все свободное пространство, которого совсем чуть при таком плотном размещении компонентов.

Я бы предложил чуть по другому:
L1 SMT/GND
L2 signal
P3 plane (лучше GND, если BGA на ТОРе, можно и PWR)
L4 signal
L5 signal
P6 plane (PWR, если предыдущий plane - GND)
L7 signal
L8 SMT/GND
В слоях L2 signal и L7 signal - разводим клоки и наиболее критичные цепи.
Слепыми переходными с L1 на P3 закидываем наиболее массированную групу межсоединений. Как правило это земля.
Таким образом в области непосредственно под BGA в проекции слоев L4 signal и L5 signal освободится сравнительно много места для трассировки.
Конечно, между слоями L4 signal и L5 signal неплохо было бы расположить еще парочку прэйновых слоев, например питающих, а слой P6 plane, который станет восьмым, тоже сделать земляным. Но это уже Вам решать, сколько слоев нужно задействовать.
P.S. Один из прейэновых слоев обязательно должен быть земляным. Не стоит всю землю выносить только во внешние слои. При таком расположении вы не добьетесь качественой передачи по высокоскоростным цепям.
P.P.S. Если планируете использовать стековые переходные на подобии вот таких:

то увеличение количества слоев с 8-ми до 10-и не особо скажется на стоимость изготовления.

Я бы применил микровиа 1-2 и 7-8 (5 мил дыра, 10 КП), сквозные 2-7 и 1-8 (10 мил дыра, 20 КП), никто не stacked, и на BGA-падах нет via-on-pad. Сквозные via 1-8 только если есть хоть одно металлизированное сквозное отверстие вообще, которое не via, так как сквозные via реально не шибко нужная вещь. Толщины диэлектрика - 1-2 и 7-8 - 4+-1 мила, остальные все поровну из оставшейся толщины. Все вышесказанное исходя из отношения цена/технол.навороты/возможность разводки. А слои (если БГА сверху) как-то так:

1 SMT+signal
2 signal
3 signal/power3
4 power1
5 power2
6 GND
7 signal
8 SMT + signal

заливать топы с боттомами землей смысла не вижу, их надо набить по максимуму сигналами.

Вот прилагаю рисунок - тут слева ПЛИСка, шаг 0.5, справа RAM, там шаг 0.65 кажется. (для масштаба - под изображением диода 0805-е светодиоды на боттоме, большинство вокруг 0402, ПЛИС 8х8мм, ОЗУ 9х11, его шелкография вылезла за пределы скриншота) Для их соединения за глаза хватило трех слоев - Top, 2 и 6 (у меня 7 слоев, стек - сигнал-сигнал-земля-питач1-питач2-сигнал-сигнал). Видно, что боттом не понадобился под сигналы. Дорожки и зазоры по 4 мила (при этом к сожалению не пролезает дорожка меж шаров с шагом 0.5, но у вас вроде и нет таких, мин. 0.65). Используется четыре разных питания - ядро(1.2v), VCCIO - 3.3v и 1.8v, и плюс фильтрованный питач PLL, дорожка в плейн-слое. В данном случае слой питач1 - там 3.3, а слой питач2 - там остальные.

Что касается импедансов - на таких длинах дорог IMHO можно на эту тему не париться вообще, как и с выравниванием. А вот с кроссталками поосторожнее, особенно меж buildup-слоев (1-2 и 6-7 в моем случае), хотя и они тоже не велики, если дорожки до 1-2 см одна под другой. Но зато питанию стоит уделить особое внимание - под него не жалеть слоев... Так как подводиться оно будет в основном через одиночные микровиа.

Пару слоёв добавлю, не жалко
Только тогда я совсем запутался с импедансами.Относительно каких слоёв их высчитывать?
Или, согласно общему мнению, на таких длинах плюнуть на импедансы, развести память дорожками по 4 мил и не париться?

Исходя из вашей рекомендации получается чт0-то типа так:
HDI PCB 0.8 mm
1-SMT/GND 18um
prepreg 50um
2-signal(clocks, controls) 18um
prepreg 50um
3- power (1v8) 18um
core 100um
4- signal ( data) 18um
prepreg 50um
5- GND 18um
core 100um
6 - GND 18um ???
prepreg 50um
7- signal ( data) 18um
core 100um
8-power (1v2, 3v3) 18um
prepreg 50um
9-signal(clocks, controls) 18um
prepreg 50um
10- SMT/GND 18um

Пойдёт? Смущает то, что в центре получилось две земли...






Надо заливать. Нужно максимально ослабить помехи от платы, она будет использоваться в радиоприёмной аппаратуре, где помехи от проца смерти подобны. Ещё экранчик, наверное, сверху поставлю.



Очень подмывает забить на импедансы. Вы, я так понимаю, в своей плате не заморачивались импедансами и длинами?

А 7 слоёв это как? Несимметричная PCB? Зачем?

Дык сделайте там вместо одной земли плейн питания, разбив ваш 1.2/3.3 на отдельные 1.2 и 3.3. С точки зрения ВЧ-электричества это одно и то же, если грамотно все развязано-связано... А с точки зрения разводки - "неплохая прибавка к пенсии", особенно когда питаний тьма.


Ну это другой вопрос, как говорится предупреждать надо. Тогда просто +2 слоя из расчета этой заливки.


И забейте. Если не верите - прикинте сами длины волн от самой ВЧ составляющей фронтов, и длины дорог, понимание сразу придет, начиная с каких длин дорог для Ваших сигналов это будет "морокой".


А зачем лишний слой? Просто чтобы заставить производителя применить двухсторонний материал, и стравить одну сторону целиком? И кто сказал, что плата несимметричная? Просто тот слой делается на более тонком одностороннем материале (он дешевле двухстороннего, и 1-м фотошаблоном меньше), и в сумме с препрегом получается тоже самое. Ну а кто не использует односторонний материал, сам сделает пустой фотошаблон и стравит.

ЗЫ. с экранированием. Все таки лучше сделайте железный экран сверху, все сигнальчики оформите либо проходными кондерами на топе/боттоме, либо печатными проходными кондерами во внутренних слоях, а топ и боттом оставьте дорожкам. Поверьте, топ+2-ой слой с микровиа 1-2 это гораздо лучше, чем три слоя внутри, но без микровиа. А если стоит внешний экран, заливка топа это припарка мертвому.

При компоновке прибора - разместите платку подальше от радиочастотного тракта. Если есть возможность - не экранчик, а в экранированную ячейку ее. Фильтрам по питанию и упраляющим сиггналам, приходящим/уходящим с этой платы тоже уделите пристальное внимание. Собственно по дизайну платы в целом - коллеги верно Вам подсказывают. Интересный у Вас проект.

я думаю что импедансы считаются относительно плейна земли или питания , причём чем больше между сигналом и плейном всяких других проводников , тем меньше можно надеяться на расчётные значения . Если мне были нужны проводники с контролируемым импедансом - то вокруг этого слоя были плейны .

...а вообще я бы тоже плюнул на импедансы - развёл бы как есть , расстояния короткие.

проект часом не dvi называется? ))

делал подобный проект две итерации. Стек делал как у вас в первом посте. Виа 1-4 и 8-5. Ровнял только некоторые шины и цепи.

обойтись лучше без слепышей 2-3 и тп.

Проект называется совсем-не -dvi

Поясните, пож, насчёт виа 1-4 и 5-8. Вы делали глухие виа? И с таким стеком полностью развелись?

У вас память какая? Тоже 333 MHz DDR2? Какие сигналы вы равняли?

Такая МПП изготавливается в два захода. Сначала отдельно изготавливаются полупакеты, состоящие из слоев 1-2-3-4 и 5-6-7-8. В каждом полупакете сверлятся сквозные переходные, металлизируются. Причем, в виду малой толщины полупакетов диаметр переходных может быть достаточно мал, все зависит от технологических возможностей производства.
Далее оба полупакета спрессовываются, сверлятся сквозные переходные отверстия. Сквозные ПО полупакетов становятся глухими.
Вот, к примеру, стек похожей МПП на 16 слоев:

Следует помнить, что попасть с ТОРа на слои нижнего полупакета, можно только через сквозные ПО.
В целом же, такая конструкция проще, надежнее и дешевле чем 2-N-2 с лазерными микровиа и скрытыми ПО.
В Вашем случае, стек может выглядеть таким образом:

Этот стек можно реализовать и проще - путем сверловки слепых отверстий с контролем глубины. Но в этом случае диаметр переходного должен быть не менее глубины сверловки, иначе не получится металлизация слепых отверстий.
Для данного примера необходим диаметр свердла в 0,4мм, что, согласитесь, никуда не годится.

Не сказал бы, что дешевле. По моим данным (с одной тайваньской фабрики) дороже. И микровиа 1-2 сейчас любят сверлить сверлом (0.15-ым) с контролем глубины, а вовсе не дырявить лазером. Т.е. делается пакет из 6 слоев со сквозными, а потом напрессовывают верхний и нижний слои с толщиной диэлектрика в те же 0.15 мм (на самом деле вообще 3-4 мила, ане 0.15). Сквозные становятся скрытыми. Что касается сверла для скрытых - 0.3 - так сверловка до 1:8 диаметр:глубина для 0.3 норма жизни.

Прикинте количество операций и циклов прессования для изготовления платы со стеком 2-N-2 и со стеком, изготовленным методом попарного прессования двух полупакетов.
Каждая технологическая операция - это затраты времени, расходников ..., что в итоге сказывается на стоимости изготовления.

Все зависит от технологической оснастки фабрики, от ее возможностей.

Совершенно согласен с Вами на этот счет, но у человека BGA 0.65. В зависимости от размера (кол-ва падов) этого самого BGA применение скрытых ПО со сверлом 0,3 может оказатся недопустимым.
Но это всего лишь предположения. Надо видеть сам компонент...
P.S. Вообще же, Вашу идею использовать стек 1-6-1 я полностью поддерживаю.
2 kinsky: попробуйте сделать именно так как предлагает SM, а вот когда не получится, будете пробовать 2-4-2 или экзотику, вроде 4-0-4.

Я видимо не понял, что такое 2-N-2. В его случае за глаза хватит того, что я подразумевал - пакет 2-7 (с отверстиями 0.3) + по слою серху и снизу с сверловкой 1-2 и 7-8 сверлом 0.15. Вроде - два прессования (пакет 2-7, потом напрессовка 1 и 8), три сверления (1-2, 2-6, 7-8), две металлизации (2-6 и (1-2 + 7-8)).

В Вашем случае - три прессования - два разных пакета + спрессовывание их вместе, тоже три сверления, и три металлизации - каждый пакет по отдельнсоти, потом все в куче. Т.е. как я понимаю в моем случае операций как раз меньше. (Хотя х.з., может оба пакета за раз на одной заготовке делают)


так 0.3 получаются только скрытые. А с топа к пакету и с боттома к пакету - там 0.15 отверстия, после металлизации 0.1, они мало того, что чуть ли не по две штуки меж шаров 0.65 влезают, а и на КП допустимы. И других диаметров просто нет. Если надо что-то мощное внутрь пропустить - то массивы 0.15-х дырок.

Это слепые с 1-го на 2-й (с последнего на предпоследний) и со 2-го на 3-й. Скрытые с 3-го на пред-предпоследний (6-й в примере для 8-ми слойки)


В случае, если оба полупакета выполняются на одной технологической заготовке (а, как правило, так и есть), то циклов прессования только два. Сверловок и металлизаций - тоже самое.
Если сравнивать с техологией 1-N-1, то количество операций одинаково, в теории. Если с 2-N-2 - заведомо меньше.


Да. Конечно, только скрытые. Но если их достаточно много, то водить во внутренних слоях уже достаточно проблематично, поскольку площадки у них совсем недетские.

P.S. Все это разговоры о теории. Реально можно давать правильные советы только видя предмет обсуждения. ИМХО. Или хотя бы иметь информацию о том, какие чипы используются, как у них питание расположено и т.п.
2 kinsky - какой процессор используете, коллега?

Процессор STA2065A
ОЗУ K4T1G164
ПЗУ K9F1G08R0B-JIB0
питание TPS650531
и немного по мелочи

какой стек pcb на сей девайс порекомендует уважаемое сообщество?