Друзья,
нужен совет.
Делаю маленькую МПП 35х45 мм. На ней процессор BGA 0.65, DDR2 BGA 0.8, Flash BGA 0.8 и две TQFP24, с краю платы разъём под microSODIMM 172p connector.

DDR2 333MHz должна стоять практически вплотную к процессору.

Собственно, вопросы:
1. Правильно ли я понимаю, что достаточно соблюсти следующие условия: длины проводников в байте выровнять до+-2 мм, CLK = ~CLK > DATA на 1-2 мм, остальные сигналы +- 10мм ?

2. Какой стек платы можно рекомендовать для такого плотного монтажа? Мы не собираемся излишне экономить, пытаясь влезть в 6 слоёв, но и экзотические варианты МПП, типа stacked microvia, не хотелось бы использовать
Если, например взять стек 2-4-2 ( микровиа 1-2, 2-3, 6-7, 7-8 сквозные 2-7)
1 SMT/GND
2 signal
3 signal
4 power1
5 power2
6 signal
7 signal
8 SMT/GND
В 1 слое думаю пролить землю между шариками, а на на второй слой опустить сигналы через микровиа в падах.
Стоит ли в таком стеке использовать 1-й слой как опорный для 2 и 3, при этом 3 и 4 разделить толстым ядром?
Может посоветуете другой стек?
В какие слои лучше запихнуть DATA, а в какие ADDR и Control?

При столь малых расстояниях и ровнять не стоит. ИМХО.
Пока будете петли водить - захламите все свободное пространство, которого совсем чуть при таком плотном размещении компонентов.

Я бы предложил чуть по другому:
L1 SMT/GND
L2 signal
P3 plane (лучше GND, если BGA на ТОРе, можно и PWR)
L4 signal
L5 signal
P6 plane (PWR, если предыдущий plane - GND)
L7 signal
L8 SMT/GND
В слоях L2 signal и L7 signal - разводим клоки и наиболее критичные цепи.
Слепыми переходными с L1 на P3 закидываем наиболее массированную групу межсоединений. Как правило это земля.
Таким образом в области непосредственно под BGA в проекции слоев L4 signal и L5 signal освободится сравнительно много места для трассировки.
Конечно, между слоями L4 signal и L5 signal неплохо было бы расположить еще парочку прэйновых слоев, например питающих, а слой P6 plane, который станет восьмым, тоже сделать земляным. Но это уже Вам решать, сколько слоев нужно задействовать.
P.S. Один из прейэновых слоев обязательно должен быть земляным. Не стоит всю землю выносить только во внешние слои. При таком расположении вы не добьетесь качественой передачи по высокоскоростным цепям.
P.P.S. Если планируете использовать стековые переходные на подобии вот таких:
Нажмите для просмотра прикрепленного файла
то увеличение количества слоев с 8-ми до 10-и не особо скажется на стоимость изготовления.

Я бы применил микровиа 1-2 и 7-8 (5 мил дыра, 10 КП), сквозные 2-7 и 1-8 (10 мил дыра, 20 КП), никто не stacked, и на BGA-падах нет via-on-pad. Сквозные via 1-8 только если есть хоть одно металлизированное сквозное отверстие вообще, которое не via, так как сквозные via реально не шибко нужная вещь. Толщины диэлектрика - 1-2 и 7-8 - 4+-1 мила, остальные все поровну из оставшейся толщины. Все вышесказанное исходя из отношения цена/технол.навороты/возможность разводки. А слои (если БГА сверху) как-то так:

1 SMT+signal
2 signal
3 signal/power3
4 power1
5 power2
6 GND
7 signal
8 SMT + signal

заливать топы с боттомами землей смысла не вижу, их надо набить по максимуму сигналами.

Вот прилагаю рисунок - тут слева ПЛИСка, шаг 0.5, справа RAM, там шаг 0.65 кажется. (для масштаба - под изображением диода 0805-е светодиоды на боттоме, большинство вокруг 0402, ПЛИС 8х8мм, ОЗУ 9х11, его шелкография вылезла за пределы скриншота) Для их соединения за глаза хватило трех слоев - Top, 2 и 6 (у меня 7 слоев, стек - сигнал-сигнал-земля-питач1-питач2-сигнал-сигнал). Видно, что боттом не понадобился под сигналы. Дорожки и зазоры по 4 мила (при этом к сожалению не пролезает дорожка меж шаров с шагом 0.5, но у вас вроде и нет таких, мин. 0.65). Используется четыре разных питания - ядро(1.2v), VCCIO - 3.3v и 1.8v, и плюс фильтрованный питач PLL, дорожка в плейн-слое. В данном случае слой питач1 - там 3.3, а слой питач2 - там остальные.

Что касается импедансов - на таких длинах дорог IMHO можно на эту тему не париться вообще, как и с выравниванием. А вот с кроссталками поосторожнее, особенно меж buildup-слоев (1-2 и 6-7 в моем случае), хотя и они тоже не велики, если дорожки до 1-2 см одна под другой. Но зато питанию стоит уделить особое внимание - под него не жалеть слоев... Так как подводиться оно будет в основном через одиночные микровиа.

Пару слоёв добавлю, не жалко
Только тогда я совсем запутался с импедансами.Относительно каких слоёв их высчитывать?
Или, согласно общему мнению, на таких длинах плюнуть на импедансы, развести память дорожками по 4 мил и не париться?

Исходя из вашей рекомендации получается чт0-то типа так:
HDI PCB 0.8 mm
1-SMT/GND 18um
prepreg 50um
2-signal(clocks, controls) 18um
prepreg 50um
3- power (1v8) 18um
core 100um
4- signal ( data) 18um
prepreg 50um
5- GND 18um
core 100um
6 - GND 18um ???
prepreg 50um
7- signal ( data) 18um
core 100um
8-power (1v2, 3v3) 18um
prepreg 50um
9-signal(clocks, controls) 18um
prepreg 50um
10- SMT/GND 18um

Пойдёт? Смущает то, что в центре получилось две земли...






Надо заливать. Нужно максимально ослабить помехи от платы, она будет использоваться в радиоприёмной аппаратуре, где помехи от проца смерти подобны. Ещё экранчик, наверное, сверху поставлю.



Очень подмывает забить на импедансы. Вы, я так понимаю, в своей плате не заморачивались импедансами и длинами?

А 7 слоёв это как? Несимметричная PCB? Зачем?

Дык сделайте там вместо одной земли плейн питания, разбив ваш 1.2/3.3 на отдельные 1.2 и 3.3. С точки зрения ВЧ-электричества это одно и то же, если грамотно все развязано-связано... А с точки зрения разводки - "неплохая прибавка к пенсии", особенно когда питаний тьма.


Ну это другой вопрос, как говорится предупреждать надо. Тогда просто +2 слоя из расчета этой заливки.


И забейте. Если не верите - прикинте сами длины волн от самой ВЧ составляющей фронтов, и длины дорог, понимание сразу придет, начиная с каких длин дорог для Ваших сигналов это будет "морокой".


А зачем лишний слой? Просто чтобы заставить производителя применить двухсторонний материал, и стравить одну сторону целиком? И кто сказал, что плата несимметричная? Просто тот слой делается на более тонком одностороннем материале (он дешевле двухстороннего, и 1-м фотошаблоном меньше), и в сумме с препрегом получается тоже самое. Ну а кто не использует односторонний материал, сам сделает пустой фотошаблон и стравит.

ЗЫ. с экранированием. Все таки лучше сделайте железный экран сверху, все сигнальчики оформите либо проходными кондерами на топе/боттоме, либо печатными проходными кондерами во внутренних слоях, а топ и боттом оставьте дорожкам. Поверьте, топ+2-ой слой с микровиа 1-2 это гораздо лучше, чем три слоя внутри, но без микровиа. А если стоит внешний экран, заливка топа это припарка мертвому.

При компоновке прибора - разместите платку подальше от радиочастотного тракта. Если есть возможность - не экранчик, а в экранированную ячейку ее. Фильтрам по питанию и упраляющим сиггналам, приходящим/уходящим с этой платы тоже уделите пристальное внимание. Собственно по дизайну платы в целом - коллеги верно Вам подсказывают. Интересный у Вас проект.

я думаю что импедансы считаются относительно плейна земли или питания , причём чем больше между сигналом и плейном всяких других проводников , тем меньше можно надеяться на расчётные значения . Если мне были нужны проводники с контролируемым импедансом - то вокруг этого слоя были плейны .

...а вообще я бы тоже плюнул на импедансы - развёл бы как есть , расстояния короткие.

проект часом не dvi называется? ))

делал подобный проект две итерации. Стек делал как у вас в первом посте. Виа 1-4 и 8-5. Ровнял только некоторые шины и цепи.

обойтись лучше без слепышей 2-3 и тп.

Проект называется совсем-не -dvi

Поясните, пож, насчёт виа 1-4 и 5-8. Вы делали глухие виа? И с таким стеком полностью развелись?

У вас память какая? Тоже 333 MHz DDR2? Какие сигналы вы равняли?

Такая МПП изготавливается в два захода. Сначала отдельно изготавливаются полупакеты, состоящие из слоев 1-2-3-4 и 5-6-7-8. В каждом полупакете сверлятся сквозные переходные, металлизируются. Причем, в виду малой толщины полупакетов диаметр переходных может быть достаточно мал, все зависит от технологических возможностей производства.
Далее оба полупакета спрессовываются, сверлятся сквозные переходные отверстия. Сквозные ПО полупакетов становятся глухими.
Вот, к примеру, стек похожей МПП на 16 слоев:
Нажмите для просмотра прикрепленного файла
Следует помнить, что попасть с ТОРа на слои нижнего полупакета, можно только через сквозные ПО.
В целом же, такая конструкция проще, надежнее и дешевле чем 2-N-2 с лазерными микровиа и скрытыми ПО.
В Вашем случае, стек может выглядеть таким образом:
Нажмите для просмотра прикрепленного файла
Этот стек можно реализовать и проще - путем сверловки слепых отверстий с контролем глубины. Но в этом случае диаметр переходного должен быть не менее глубины сверловки, иначе не получится металлизация слепых отверстий.
Для данного примера необходим диаметр свердла в 0,4мм, что, согласитесь, никуда не годится.

Не сказал бы, что дешевле. По моим данным (с одной тайваньской фабрики) дороже. И микровиа 1-2 сейчас любят сверлить сверлом (0.15-ым) с контролем глубины, а вовсе не дырявить лазером. Т.е. делается пакет из 6 слоев со сквозными, а потом напрессовывают верхний и нижний слои с толщиной диэлектрика в те же 0.15 мм (на самом деле вообще 3-4 мила, ане 0.15). Сквозные становятся скрытыми. Что касается сверла для скрытых - 0.3 - так сверловка до 1:8 диаметр:глубина для 0.3 норма жизни.

Прикинте количество операций и циклов прессования для изготовления платы со стеком 2-N-2 и со стеком, изготовленным методом попарного прессования двух полупакетов.
Каждая технологическая операция - это затраты времени, расходников ..., что в итоге сказывается на стоимости изготовления.

Все зависит от технологической оснастки фабрики, от ее возможностей.

Совершенно согласен с Вами на этот счет, но у человека BGA 0.65. В зависимости от размера (кол-ва падов) этого самого BGA применение скрытых ПО со сверлом 0,3 может оказатся недопустимым.
Но это всего лишь предположения. Надо видеть сам компонент...
P.S. Вообще же, Вашу идею использовать стек 1-6-1 я полностью поддерживаю.
2 kinsky: попробуйте сделать именно так как предлагает SM, а вот когда не получится, будете пробовать 2-4-2 или экзотику, вроде 4-0-4.

Я видимо не понял, что такое 2-N-2. В его случае за глаза хватит того, что я подразумевал - пакет 2-7 (с отверстиями 0.3) + по слою серху и снизу с сверловкой 1-2 и 7-8 сверлом 0.15. Вроде - два прессования (пакет 2-7, потом напрессовка 1 и 8), три сверления (1-2, 2-6, 7-8), две металлизации (2-6 и (1-2 + 7-8)).

В Вашем случае - три прессования - два разных пакета + спрессовывание их вместе, тоже три сверления, и три металлизации - каждый пакет по отдельнсоти, потом все в куче. Т.е. как я понимаю в моем случае операций как раз меньше. (Хотя х.з., может оба пакета за раз на одной заготовке делают)


так 0.3 получаются только скрытые. А с топа к пакету и с боттома к пакету - там 0.15 отверстия, после металлизации 0.1, они мало того, что чуть ли не по две штуки меж шаров 0.65 влезают, а и на КП допустимы. И других диаметров просто нет. Если надо что-то мощное внутрь пропустить - то массивы 0.15-х дырок.

Это слепые с 1-го на 2-й (с последнего на предпоследний) и со 2-го на 3-й. Скрытые с 3-го на пред-предпоследний (6-й в примере для 8-ми слойки)


В случае, если оба полупакета выполняются на одной технологической заготовке (а, как правило, так и есть), то циклов прессования только два. Сверловок и металлизаций - тоже самое.
Если сравнивать с техологией 1-N-1, то количество операций одинаково, в теории. Если с 2-N-2 - заведомо меньше.


Да. Конечно, только скрытые. Но если их достаточно много, то водить во внутренних слоях уже достаточно проблематично, поскольку площадки у них совсем недетские.

P.S. Все это разговоры о теории. Реально можно давать правильные советы только видя предмет обсуждения. ИМХО. Или хотя бы иметь информацию о том, какие чипы используются, как у них питание расположено и т.п.
2 kinsky - какой процессор используете, коллега?

Процессор STA2065A
ОЗУ K4T1G164
ПЗУ K9F1G08R0B-JIB0
питание TPS650531
и немного по мелочи

какой стек pcb на сей девайс порекомендует уважаемое сообщество?

Что касается относительно небольших BGA с шагом 0,80мм, то они нормально разводятся без использования сложных стеков с микровиа и т.п.
Вполне достаточно обычных сквозных переходных отверстий. Например 0,25/0,55мм, или, на крайний случай, 0,20/0,45мм. (первое число - диаметр сверловки, второе - диаметр площадки).
На скриншотах - примеры разводки.
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла
8-ми слоев для разводки - более чем достаточно, особенно учитывая, что ровнять ничего не нужно.

Этот чип уже интересней.
Но, давайте посмотрим на чертеж корпуса:
Нажмите для просмотра прикрепленного файла
Как я понял (к сожалению, пинаута в даташите не нашел, а может плохо искал ), массив шариков 10х10 в центре корпуса - это земля.
Ряд вокруг этого массива - это питания.
4 ряда по периметру - это сигнальные цепи.
Сигнальные цепи с двух внешних рядов отводим в ТОРе. Далее, за пределами корпуса - уже как получится. Два последующих ряда - посредством микроотверстий запукаем в сигнальный слой INT1, расположенный сразу под ТОРом. В этом же слое отводим их за пределы корпуса, а далее - по обстоятельствам.
Земляные и питающие цепи можно сразу через сквозные отверстия (например, 0,20/0,45мм или даже 0,25/0,55мм, но обязательно с заполнением полости отверстия смолой) подключать к внутренним плэйновым слоям.
Можно сделать и по другому - через микровиа на слой INT1, а потом уже посредством скрытых отверстий (размера 0,25/0,55мм - более чем достаточно для таких целей) на внутренние питающие слои.
Оба примера на скрине:
Нажмите для просмотра прикрепленного файла
Норма проектирования проводник/зазор - 0,100/0,100мм. Параметры микровиа - 0,15/0,35мм. Микровиа могут быть изготовлены хоть механической сверловкой, хоть прожигом лазером. Это как производителю будет удобно. Все микровиа расположены вне площадок, поэтому заполнять их медью нет необходимости.
Стек - как предлагал SM: 1-6-1, т.е. 8-ми слойка со слепыми переходными с L1 на L2 и с L8 на L7. Если будет необходимость (например, запускать цепи под корпусом STA сразу на внутренний сигнальный слой, или если использование сквозных переходных будет недостаточным для разводки) применяйте скрытые переходные отверстия с L2 на L7. Но увлекатся не стоит, поскольку это удорожит конструкцию.
Между слоями L1 и L2, а также между L7 и L8 используйте тонкий препрег с большим содержанием смолы. Например 1080 или 3313. Толщиной не более 0,10мм - это необходимо для качественной металлизации микровиа диаметром 0,15мм. Тут важно помнить, что отношение диаметра к глубине сверловки должно быть не менее 1:1, а лучше стремится к 1:0,8. При прожиге лазером глубина сверловки равна суме толщин препрега и меди на верхнем слое, а при механической - суме толщин препрега, меди на внешнем и внутреннем слоях плюс полдиаметра сверла (сверло должно уйти в материал под нижним слоем минимум на полдиаметра сверла для обеспечения надежной металлизации). Ядро между слоями L2 и L3, а также между L6 и L7 используйте не менее 0,20мм, если микровиа будут изготавливатся механической сверловкой с контролем глубины сверления. Фольгу на всех слоях применяйте в полунции (18мкм).
В общем, где то вот такой стек получится:
Нажмите для просмотра прикрепленного файла
Успехов Вам.

P.S. С наступающим Новым годом всех читателей и участников Электроникса .
Творческих успехов в 2010 году и всяческих благ.

Друзья, всех с праздниками!

Вот тут китайцы посчитали сколько мне будут стоить образцы 10 слойки.

Sample cost: USD 7232.71 for 2-6-2 design (Lamination 3 times, Laser Drilling 2 time, Machine Drilling 1 time )
Sample cost: USD 5062.9 for 1-8-1 design (Lamination 2 times, Laser Drilling 1 time, Machine Drilling 1 time )

Справедлива ли такая цена? Я, честно говоря, рассчитывал на 2-3 тыс долл

нормальная цена на образцы 1-6-1 должна быть вокруг $1500..1700 (разные конторы делают при заказе образцов разное число заготовок, а следовательно кол-во образцов, эта цена из расчета примерно 10 дм^2 образцов, ну и без доставки, EXW склад производителя) Да, и это при тех.нормах 3/3мил, слепых 1-2 и 7-8 5 мил (КП 10 мил) и 2-6 10 мил (КП 20 мил). Если 4/4мил - то долларов на 100-200 дешевле. В общем Вас разводят.

Я сейчас решил попробовать в НИЦЭВТе сделать ту самую свою 1-5-1 при 4/4мил и слепых дырках 5 мил - вроде сказали, что такое сделают, и ценой порадовали. Вот ждем-с результатов.

Спасибо. Вас так же.

Вы приведите пожалуйста параметры вашей платы - размеры, типы и размеры используемых отверстий, обьем заказа, покрытия...
А то получается не совсем предметное обсуждение стоимости. Типа кило ветчины за 10$ - это дорого или нет?

размер 35х45 мм, дорожка\зазор 4 мил, остальное в файле.
Объём заказа - образцы 10-20 шт.

Ориентировочно 2,6к$ за вариант 1-8-1 и 3,2к$ за 2-6-2. Естественно, без герберов - только приблизительная оценка.
Однако все равно в 2 раза дешевле того, что Вам предложили.
Некоторые производители накидывают еще +100% от базовой стоимости изготовления (в вашем случае приблизительно + 1,0..1,1к$) за использование лазерных микровиа размером менее 0,15мм. Вы не указывали заводу какой размер микровиа желаете получить?
Возможно они заложились на самый жесткий вариант платы и посчитали по максимуму...
И еще. Материал заложен не самый дешовый - Изола FR408. Тут тоже могут накинуть до 50% базовой стоимости. А учитывая индекс препрегов HR - повышенной температуры стеклования (200С), то и все 100%.

P.S. Это за весь заказ из расчета обьема заказа 1м.кв. Если завод серийный, то опытные образцы Вам скорее всего посчитают исходя из этого обьема, а не реальных размеров.
P.P.S. Вот здесь - не спрашивали о стоимости?

Ув. bigor, спасибо.
Теперь у меня есть таргет, с которым буду воевать с китайцами.


Здесь я заказывал некоторые образцы, но конкретно эту плату решил "пробить" на фабрике, где мы будем делать серию. Видимо, придётся образцы заказывать в другом месте.

Предлагаю обсудить ещё вот какой аспект. Блокировочные конденсаторы.
Для такой маленькой платы, на которой процессор, DDR, Flash и питание расположены практически вплотную друг к другу в ТОРе, полагаю, бессмысленно разделять конденсаторы какой для какой микросхемы. Расположить их в ВОТТОМе достаточное количество, равное примерно кол-ву питающих ног микросхем.
Правильно думаю?

Стоит ли использовать конденсаторы LLL153 ( или аналоги)? Позволит ли использование этих конденсаторов уменьшить их общее количество?

Я уже давно так не делаю (правда у меня SDRAM 133MHz). Достаточно нескольких керамических конденсаторов 0805 22мкФх6.3В по углам платы.
Ну кое-где можно поставить 0402 0.1мкФ. Нет смысла ставить кучу корпусов. Да и плата получится односторонняя.
Вместо LLL153 лучше поискать мелкую керамику большой емкости на 4-2 вольта.

PS: Поделитесь потом картинками результата своей работы. Тоже хочу скрытые/глухие начать использовать.

IMHO неправильно (по количеству). Правильно - согласно п.4.3 этой доки - http://focus.ti.com/lit/ug/spru889/spru889.pdf - а именно оценить минимальную суммарную емкость по всему питанию, а потом разумно разбить ее исходя из компромиса между количеством кондеров и емкостью каждого (она чем меньше, тем лучше). Ну и корпус чем меньше, тем лучше, оптимально 0402 или лучше даже 0201. Уходить в 01005... Ну на усмотрение, я бы не стал, на количество оно не повлияет, а вот на гемор с монтажом - вполне. Насчет расположения на боттоме - вполне. Где есть место, там и располагать, но поравномернее и поближе к микрухам.