Для тех, кто понимает, что для выбора разных общих точек источник сигнала и нагрузка будут представляться разными наборами компонентов - катит и легко. Для тех, кто этой важной вещи не понимает - видимо не катит. Ваш подход к анализу процессов в схеме имеет полное право на существование на равне с другими, только Вы забыли еще один ток нарисовать (при таком анализе - паразитный, мешающий, которого в идеале быть не должно) VCC->VT1->R1->R103->C103->Ciss(VT1)->VCC, который убыстряет разряд C103, замедляет разряд Ciss, и мешает более глубокому насыщению VT101, в общем - паразит паразитом. А образуется этот ток из-за того, что источник сигнала в лице C103 утягивает эмиттер VT1 ниже потенциала его базы, что приводит к его паразитному приоткрытию в тот момент, когда на его базе 0 (относительно того общего, что на схеме, а не этого временного, что выбран для каскада) и он должен быть полностью закрыт.

Не катит
Вы синие стрелочки нарисовали из базы и через R103 так , как будто это одинаковый ток. На самом деле, когда VT101 в активном режиме, ток его базы на порядок - два меньше тока в R103, А большая часть тока R103 вытекает из микросхемы с вывода 2. Этот вопрос разобран на шараге. Глядя на Вашу схему со стрелочками, создается впечатление что микросхема вообще не при делах и может быть выброшена из схемы рассмотрения.
Вот переррисуйте схему так чтобы из ее контакта 2 не вытекал никакой ток (никогда). Тогда Ваша схема "покатит" . Только будет ли она работать ?

тау
Стрелочки указывають лишь направления и не старайтесь на моем рисунке измерять стрелочки линейкой (не надо).
Вот Вы лучше скажите, не ради ли этих стрелочек сам каскад то в схему вставлен?
Кстати, микросхема в схеме по уверению Автора схемы сначала "дает" из себя ток, а затем выход у нее у микросхемы ото всей схемы "отрывается". Я верю Автору в этом и думаю, что КАСКАД на транзисторе, находясь в АКТИВНОМ режиме и работая ПО НАЗНАЧЕНИЮ - живет ПО СТРЕЛОЧКАМ (величины стрелочек можно уточнить).

SM
Мне кажется, Вы предлагали начинать без паразитов?
Если я ошибаюсь (тема длинная и это не мудрено), то извините великодушно пож..

Дополню свое высказывание подробным результатом симуляции (рисунок).

Я специально ввел ноль-омные R4 и R5, на которых можно подробно рассмотреть составляющие тока базы Q1 в разные моменты времени.
На нижнем графике:
красным цветом ток, вытекающий из микросхемы в R103 (R1 по этой схеме) и базу.
малиновым - ток через R103.
Зеленым - ток базы.

Таким образом видно:
1) что пока транзистор не работает вообще (находится в отсечке), вся составляющая тока микросхемы, что течет в сторону R103 и базы проходит, естественно, мимо базы, уходя через диод D2 в землю оригинальной схемы (красная линия почти равна малиновой, зеленая у нуля).
2) когда транзистор работает (находится в насыщении), ток, вытекающий из микросхемы практически не заметен, а насыщение транзистора обеспечивается зарядом C1 и током от него через R103 (зеленая линия почти равна малиновой, красная у нуля)


Да я и сейчас не против, но этот паразит мог с виду оказаться больно велик, и оказать значимое воздействие (хотя теперь вижу, что расчет говорит об обратном, что током через него можно пренебречь). Так что извиняюсь, действительно, после данной симуляции, которая в этом посте, можно данным паразитом пренебречь, оставив ему ту роль, которую он обеспечивает, когда не паразит - а именно заряд обоих емкостей. Так что характер токов, указанный на Вашей схеме во время той части времени, когда транзистор в работе - абсолютно верен.

Наглядная классификация SM.
Рекомендуется для включения в электронные учебные пособия .

Ага, ради этих стрелочек. Хочется разрядить конденсатор нагрузки поскорее.

Примерно так, для начинающих. В реальной схеме мгновенного отрыва не происходит, все процессы протекают за какой-то отрезок времени. SM так не считает, у SM-а только 2 состояния - отсечка и насыщение в этой схеме. На самом деле есть два момента времени t1 и t2, в промежутке между которыми происходит основной смысловой процесс - снижение потенциала эмиттера по отношению к коллектору и одновременное снижение потенциала базы. Когда будет достигнут момент t2, напряжение на затворе выходного транзистора упадет до состояния его закрытия, но еще в этот момент транзистор VT101 будет находиться в активном режиме и процесс падения напряжений б-к и э-к будут продолжаться с одинаковой скоростью.
Когда напряжение б-к транзистора станет примерно равно +1,5...0V , напряжение на затворе полевика уже будет ниже порогового , так
что основная функция транзистоар VT103 может считаться выполненной , и дальнейшее нахождение транзистора в состоянии насыщения (с отключенным источником сигнала - микросхемой) уже пассивно , энергия в нагрузку Cload (или из нее ) уже не поступает. Хотя SM называет эту стадию (после t2) активной: "2) когда транзистор работает (находится в насыщении)" . Но эта активность уже "ничего не делает" и не усиливает входной сигнал. Весь интересующий GetSmart-a процесс разряда затвора заканчивается , когда потенциал базы VT101 приближается к коллекторному.

верить не надо , можно проверить . В активном режиме (t1...t2) каскад работает по схеме ОК и выполняет свою основную функцию разряда емкости нагрузки. Только стрелочки чуток надо уточнить , не забыв про вывод 2 микросхемы.
Еще раз повторю - пассивные элементы R103 и Сboot не являются источником сигнала, как бы этого кому-то не хотелось. Они обеспечивают только режим каскада по постоянному току. Каскадом дирижирует микросхема. Что заставляет человека называть конденсатор с неизменным напряжением и резистор с неизменным током "источником сигнала" , мне непонятно , мягко говоря : )
Эдак можно договориться что классическая схема ОЭ с эмиттерной стабилизацией является схемой с общей базой , потому что эмиттерный резистор с параллельным конденсатором могут быть приняты за "источник сигнала" в переходных процессах истинного источника сигнала (рисунок)


По схеме SM могу согласиться , что в его схеме R3 введен как коллекторная нагрузка каскада Q1(Vt101)в схеме с ОЭ , источником сигнала является микросхема (вывод 2 относительно земли и через С2 - относительно эмиттера Q1 , а источником энергии является заряд затвора полевика (у SM это С2), в области малых времен.

Жесть! Но по сути верно подмечено

Оно конечно может и "жесть", но по сути, УГО "" и буква "О" в "ОБ", "ОЭ" и "ОК" - это совершенно разные вещи.
А кортинка скорее не "жесть", а "стёб".
Это только мое мнение.

Пускай дирижирует. Можно поставить другого дирижера в виде механического ключа и исключить все идеи о "плавности", но при этом схема включения каскада не изменится.

Сообщение отредактировал 131959G - Jan 8 2010, 10:29

Именно такая классификация принята у S.M.Sze - большего авторитета пожалуй и не найти. Зи явно избегает рассматривать схемы включения как некую модель, а в качестве модели предлагает Гуммеля-Пуна. Вот даже процитирую: "The Gummel-Poon model is based on an integral charge relation that relates electrical terminal characteristics to the base charge." - другими словами - ничего общего , только заряд в базе....

1)Ваше мнение также отчетливо продемонстрировано в посте 240, где жирной общей точкой обозначена цепь эмиттера транзистора.
2) Вы считаете полезным сигналом постоянный (стабильный ) ток в R103.

Тем самым Вы согласны с классификацией по системе SM, по которой выбор общей точки произволен из-за многозначности понимания того, где находится источник сигнала и как он подключен к каскаду. И стоит ли тогда делать замечания в подобном духе?


Схема включения каскада не должна бы измениться, если на вход подавать сигналы произвольной формы . Или Вы с этим не согласны? .
Подайте синус от микросхемы с вывода 2 и покажите что это ОЭ . Посмотрим как это у Вас получится.

Модель моделью, она и без четырехполюсникового представления работает. Модели Гумеля Пуна глубоко плевать на классификацию по системе ОЭ ОК ОБ, потому что она не прослеживает связи между каскадами. Это нужно лишь человеку для облегчения процесса понимания "всей схемы" а не только того что происходит на трёх выводах отдельно взятого прибора. Описание схемы типа "Вот здесь Гуммель Пун , вот тут тоже Гуммель , и вон там он -же , а это резисторы , конденсаторы и катушки , присоединенные по этим вот цепям" - понятны машине и спайс симулятору. Человеку удобнее мыслить образами, подверженными предварительной классификации.

Сообщение отредактировал тау - Jan 8 2010, 12:38

Не совсем так - в каждой схеме есть некая идея, от которой все детали танцуют - например Сbс * Kус для выхода или S/Rb для входа. Тут трёх типов схем для понимания явно не достаточно, более того эти 3 типа не несут в себе какой-нибудь существенной идеи, а лишь дают обзор возможностям, которых на деле гораздо больше - можно сразу добавить дифкаскад и каскод как отдельный тип, поскольку в них другая идея.

тау
Уважительно:
Я не замечание сделал, а высказал СВОЕ мнение по поводу Вашей картинки в данной теме, соответственно всему содержанию темы и не более того. Вы сами для себя можете толковать мое сообщение как хотите.

Я придерживаюсь здравого смысла в схемотехнике и всегда считаю, что первоисточник схемы - это голова Автора схемы. Все остальное и то что и как называть - это просто вопросы понимания РАЗНЫМИ людьми физических процессов, протекающих в конкретных схемах. Если нет понимания однозначного для всех в этой теме, то скорее всего это результат того, что нет общего понимания по вопросу КЛАССИФИКАЦИИ. Я считаю, что источником сигнала может быть любой источник энергии и в данной обсуждаемой схеме им во время нахождения каскада в активном режиме является конденсатор. Мне так удобнее понимать схему.
Не вижу никаких противоречий в том, что каскад включен по схеме с ОЭ.
Когда будет в ЭТОЙ СХЕМЕ синус идти с выхода микросхемы, вот тогда я и смотреть на каскад буду по другому.

Сообщение отредактировал 131959G - Jan 8 2010, 13:48

Я согласен с мнением тау в той части, что люди мыслят образами (абстракциями) и образное представление схем наиболее доступно для восприятия. Если рассматривать данный топик более широко, в общефилософском плане, то вся человеческая наука носит описательный характер на базе выявленных ими причинно-следственных связей и закономерностей. То бишь людей в первую очередь интересует причина и следствие: что от чего зависит, что и как на эту связь влияет? Именно поэтому основополагающими в понимании электрических схем являются понятия входа (причина) и выхода (следствие), метод выбора общего провода. Ну и представление транзистора как модели-четырехполюсника тоже отсюда же идет (вход-причина и выход-следствие). Я нисколько не умаляю значения математического аппарата, используемого при анализе схем, принципа эквивалентности математических преобразований и различия (более и менее точных) моделей транзистора. Но дискуссия уже больше месяца ведется на разных уровнях абстракций. Схема включения транзистора и модель транзистора Гуммеля-Пуна это разные образные уровни. Если для первой принципиально важен выбор общего провода, то для второй совершенно неважен ввиду эквивалентности математических преобразований. Мнится мне, что уже пора все это подытожить и осознать сей факт. Тогда настанет консенсус и бескомпромиссный спор возможно прекратится. Особенно, если вернуться назад и внимательно прочитать исходный заголовок топика

Действительно, подход с моделями общих точек даёт возможность что-то там быстро оценить. Но на практике никто не просит давать оценку различных схем со скоростью 10шт в минуту или даже в день. А вот ошибки, следующие из недостатков этого быстрого анализа на каждом шагу. Прежде всего это токи по земле - пытаясь сохранить этот самый общий провод, конструктор предпочитает сделать заливку землёй, тем более, что это просто - натянул прямоугольник на плату и готово. Более того, при таком подходе макет обычно не проявляет больших проблем, но вот потом, в составе более большого устройства возникают проблемы.
Второе - от моделирования при анализе схем всё-равно никуда не убежать : оптимизация схемы на основе четырёхполюсников приводит к согласованию каскадов , но не к выявлению ключевых моментов оптимизации - конечно, порой достаточно и согласования.
Итог у меня такой - модели с общими точками более уместны при эксплуатации и ремонте, но не при конструировании, кроме того полезны как элемент общения, позволяющий быстро рассказать о схеме.

Вы умолчали одну из основных частей процесса - а именно более подробное рассмотрение процесса между t1 и t2, а не такое, как Вы дали, которое как раз для начинающих. В реальном процессе, когда емкость со стороны базы VT101 пусть на порядка три меньше емкости нагрузки, процесс проходит в две стадии - t1...t2 и t2...t3. Происходит разряд (и дальнейший перезаряд) емкости со стороны базы, и нарастание тока КЭ у VT101, в котором транзистор ведет себя вначале похоже на эмиттерный повторитель. Но вместе с нарастанием тока через КЭ нарастает и падение наряжения на сопротивлениях тела коллектора (это омическое сопротивление между наружним пином корпуса и переходом) и тела эмиттера, что приводит в момент времени t2 к переходу от активного режима в режим насыщения. При этом потенциал истинного коллектора транзистора (в точке, соответствующей границе p- и n-областей в нем) оказывается выше потенциала базы, и транзистор оказывается насыщен под воздействием тока от бутстрепного конденсатора (хотя с виду, осциллографом например, обманчиво кажется, что транзистор еще в активном режиме). С этого момента VT101 работает как открытый насыщенный ключ, разряжая нагрузку на своем паразитном внутреннем сопротивлении перехода, и падение потенциала базы вместе с потенциалом эмиттера обуславливается уже не работой в режиме повторителя, а уменьшением падения на сопротивлении тел коллектора и эмиттера в результате уменьшения тока КЭ при насыщенном транзистора. Что, собственно, является ошибкой проектирования, так как в этот момент через КЭ течет ток, превышающий абсолютный допустимый максимум, что приведет к преждевременному выходу из строя этого транзистора в результате, как минимум, электромиграции, а может даже (хотя и маловероятно) и локальных перегревов. Я при симуляции этих процессов специально ввел резистор вне транзистора, чтобы показать истинные процессы, протекающие в схеме, а не кажущиеся с виду. И на графиках отчетливо видно, что транзистор насыщается значительно раньше, чем емкость нагрузки оказывается разряжена.

Так что не надо писать, что у меня всего два состояния. У меня все три, просто третье более глубоко проанализировано. И я приводил график переходного процесса уже давно вот там:

http://electronix.ru/forum/index.php?act=a...st&id=39634

повторю легенду:

синий - выход ИМС
зеленый - база
малиновый - эмиттер
красный - нагрузка

И четко видно различие между малиновой и красной линиями, обусловленное сопротивлением, при правильной схеме - установленном в схеме, при неправильной - паразитном внутреннем у транзистора. К сожалению, на графике непосредственно не видно, когда начинается насыщение, но можно примерно оценить - тогда, когда расстояние по вертикали между красной и малиновой линиями станет больше, чем расстояние от нуля до зеленой. И это отнюдь не меньшая часть переходного процесса.


Да нет, не стёб (хотя автор, думаю, хотел спозиционировать ее именно так). Действительно, мой подход таков:

0) Выбираем, как будем анализировать каскад (О[К/Б/Э])
1) Выбираем общую точку на заданном выводе исходя из 0).
2) Исходя из 1) и "всей остальной схемы" аналитически получаем, что есть источник сигнала для получившегося в 1) транзистора-четырехполюсника, а что нагрузка.
3) анализируем этот каскад как О[К/Б/Э] с полученными в п. 2 источником и нагрузкой.
4) если надо, пересчитываем результат на реальные (обозначенные на схеме) нагрузку и источник, а не те, что были временно использованы в п. 2/3, так как они далеко не всегда совпадают.

И, как следствие, если в исходной схеме общий (фиксированный потенциал) и так уже оказался волею судьбы на каком-то выводе, то 0) и 1) убираются, а сразу выбирается, с какой схемы включения начать анализ, и процесс начинается с п.2.