Строчка, вроде как, за счет амплитудной селекции и узкополосного ФАПа, кадровая - самая низкая частота - ФНЧ чуть ли не первого порядка - и синхронизируемый генератор.
По-моему малоприемлемо здесь
Берете 2 любых контроллера с последовательным портом и связываете их, пусть, даже, ATiny2313 - на проверить Вам протокол пофиг. Демодулятор, тот что Вы говорили должен подойти, сформировать только КМОП уровни придется. Но зачем это все все равно не понимаю.

Сообщение отредактировал ledum - Feb 14 2010, 13:16

Ну, я вижу такую проблему:
Допустим, демодулирую я последовательность из единиц. С точки зрения сигнала - это все время колебание с одной и той же частотой. Как понять, сколько же единиц пришло? Хорошо бы иметь клок и по нему снимать значения.

Сообщение отредактировал Shaienn - Feb 14 2010, 14:32

А стартовый бит? За время передачи байта частота врядли так сможет уйти, что может произойти сдвижка по бодам. А в общем случае - ключевые слова манчестеский код и скремблирование типа http://www.mark-itt.ru/Collection/modems/S-D.html .

в начале пакета желательно передавать синхронизирующую последовательность... Относительно нее можно будет реализовать символьную синхронизацию.

http://en.wikipedia.org/wiki/High-Level_Data_Link_Control
вот здесь хорошо описано касательно пакетной синхронизации... там речь идет про 3 вещи: флаги, ограничивающие пакеты, бит-стаффинг и NRZI кодирование... NRZI кодирование и битстаффигн решает проблему повторения одинаковых символов.

скремблирование, думаю, будет лишним...

Сообщение отредактировал Andron_ - Feb 14 2010, 16:35

Зато скремблирование не меняет скорость потока, да и XOR сделать...

скремблирование вместе с битстаффингом может применяться... у них разное назначение...

Здравствуйте.

Вроде бы решил проблему восстановления синхросигнала, но есть вопросы по реализации.

Хочу применить PLL.
На входе приемника при приеме логического нуля будет приниматься комбинация 0001101, а при приеме единицы инверсная ей 1110010. То есть на каждый информационный бит у меня будет 3 перепада фазы, по которым я могу контролировать фазу генератора тактовых импульсов в приемнике.

Теперь вопросы по реализации. Не нашел PLL на низкие частоты, максимум - 1 МГц, это значит, что если у меня тактовая частота ниже, то либо этот мегагерц счетчиком уменьшать, либо восстанавливать синхросигнал на высокой частоте и потом также переносить его по спектру вниз.


Может быть это все делается совсем по другому?


Спасибо.

Сообщение отредактировал Shaienn - Feb 24 2010, 17:49

Непонятно зачем такая избыточность. Я уже говорил - возьмите пару любых контроллеров с UART (ATtiny2313 - куда уж проще) и тренируйтесь поначалу на кошках. Что касается НЧ PLL - дайте в Гугле 74hc4046 ну или, в крайнем случае, 4046 и будете удивлены, но опять-таки я давал фазовый детектор, нечувствительный к отсутствию переходов

Сообщение отредактировал ledum - Feb 24 2010, 20:25

Это код Баркера - условие задачи. Попробуем поиграть с 74hc4046. Спасибо за информацию.

Про нечувствительность к отсутствию.
Я так понимаю, придется это учитывать в пакете данных, типа флаг "пакет закончен".

Подумал о нечувствительности к отсутствию переходов.

Так как у меня всегда не более чем через три бода идет изменение фазы, вроде не должно ничего слетать.

Сейчас немного не понимаю следующий момент.

Допустим тактовая частота 1 Мгц. Я ее точно знаю и нужно ее задать через VCO и поправить ее фазу в соответствии с поступающими последовательностями.
Смотря в даташит на 74hc4046 вижу следующее:



Так вот, мой тактовый мегагерц задается резистором R2 или просто выставляется напряжением смещения на VCOIN?

Сообщение отредактировал Shaienn - Feb 25 2010, 13:23

посмотрите описание микросхемок у www.cmlmicro.com CMX990 и CMX991, может для вашего решения?