Я анализировал отладку от TI, так вот там дифпары свободно лазиют по плате, потом через разъем на другую плату. Такое ощущение, что они предпочли таскать на длинное расстояние не шину цифрового интерфейса, а согласованную дифпару. Что представляется логичным. Там правда LXT972 100 МБит. Я тоже предпочел ее вытащить. В итоге с phy две дифпары выходят на idc-разъем, затем 15 см. шлейфа, затем еще один такой же разъем, затем pulsejack с интегрированным трансом. Все работает.

Я тут на форуме умных слов нахватался , и теперь думаю что MLT3 на выделенном полудуплексном канале ("сотка"), это несколько отличается от PAM5 на полнодуплексной паре ("гигабитка") - помимо вычитания передаваемого сигнала надо компенсировать отражения на "ближнем и дальнем конце" и много чего другого. Перед началом обмена при установлении гигабитного линка передаточные параметры каждой пары независимо тестируются и производится индивидуальная подстройка.Будем усложнять трансиверу его и так нелегкую жизнь?