Поделитесь опытом - насколько важно выдерживать для Gbit Ethernet импеданс дифпар соеденяющих разъем и микросхему физики.

Если импеданс специально не контролировался есть вероятность, что интерфейс будет работать надежно?

Да и вобще поделитесь опытом какие проблемы могуд быть с разводкой Gbit Ethernet.

Да. К тому же, на такой скорости и качество витой пары и коннектеров будет влиять на надежность/расстояние передачи.

Ну на сколько я знаю обычный CAT5e может до 100м GE протянуть.

А Вы разводили пп с GE?
Интересует реальный опыт.
С первого ли раза разводяться такие вещи? или придется делать несколько реверсий?

Желательно выдерживать дифференциальный импеданс 100 Ом, минимум переходных (лучше вообще избежать).
Ничего особо сложного нет - если специально не косячить - будет работать. Посмотрите плату от Xilinx (ML405,
кажется) - там есть файлы PCB/Gerber - можно посмотреть как сделана разводка - вообще никаких дифпар,
куча переходных, и, если не ошибаюсь, отдельные проводники пар вообще по разным слоям идут - и плата
вполне работает.

А чем pcb ml403 посмотреть?

А герберов в .pdf недостаточно? Там также выложен .cam файл - смотриться CAM350, например. Сам .pcb - не помню в чем (заново качать лень) - вроде был или Allegro или Expedition.

Все таки дифпары лучше вести парами или хотя бы проследить чтобы, длинны их проводников (для всех четырех пар) были примерно одинаковыми, а характеристики линий под импедансы можно подсчитать калькулятором.

кстате, примерно одинаковыми - это сколько? Разбежка в 1 мм допустима?

А Вы считали калькулятором?
насколько я знаю для расчета нужны характеристики стекапа, параметры диэлектрика и т.д. Так же при заказе платы надо заказывать контроль импеданса у производителя.
Я не прав?

В последнее время почти все производиели 1G и 10G оборудования настойчиво рекомендуют не использовать тесно связанные пары (т.е. пары с расстоянием между проводниками менее 2H). То есть не нужно выдерживать дифференциальное 100 ом, а нужен импеданс по 50 ом у каждого провода. Длину при этом конечно нужно делать как можно более одинаковую. Хочется сказать что для 1G (если речь идёт про SERDES и именно 1G), желательно в пределах 20mils. Насчёт точности импеданса - голову сильно не грейте (опять же если будете делать не тесно связаннные пары, то ширина проводников будет значительно больше и отклонения в ширине не будут играть заметной роли)..

P.S. У меня 1G (от свича к SFP) летает на 2-хслойной плате.

Ссылку на источник не скините?

А какой у Вас PHY? Для гигабитных фирма-производитель обычно имеет документ типа "layout design guide". Как правило, достаточно выполнить изложенные там рекомендации и все будет OK.

Ссылку не кину. Все документы по NDA. Производители - Marvell и Fujitsu. Если на пальцах - тесно связанные пары приводят к технологическим трудностям, то бишь трудно выдержать расстояние при подходе к ножкам/переходным отверстиям. Кроме того, такие проводники значительно тоньше и , соответственно, выше требования к производителю ПП (и большая чувствительность к отклонениям), и наконец - если на плате надо совместить дифпары и однополярные сигналы (например GMII и SERDES). То реализовать это в случае "тесно связанных пар" проблематично.

Насчёт layout design guide - совершенно верно.

Физика марвеловская 4х портовая. Рекомендации читал.
Интересно просто узнать есть ли какие либо "подводные камни" в этой задаче.
По всей видимости ничего сверх сложного в проектировании GE нет, насколько я понял.
все вроде бы понятно...



Смотрел у марвела документы, что то непопалось ничего подобного.
название документа не подскажите?

Например, для марвела - "Application Note - 88E1011/88E1011S Board Layout Guidelines" - MV-S300122-00-revxxx.

Даже сотка будет работать неправильно, если будут длинные проводники с неправильным импедансом. Проверено на реальном проекте (к сожалению). О гигабите вообще можно не спрашивать. Обязательно закажите контроль импедансов при производстве ПП, ну и проектировать надо правильно.

Если связи короткие то высоких точностей по импедансу не требуется, да и частоты там не такие уж высокие - 125МГц.

Было вроде все понятно, а тут теперь не знаю, что и думать.
А не могли бы Вы в каком нибудь виде этот проект скинут, в качестве примера "как не надо делать", можно картинкой кусок топологии.

На картинке пример моей топологии, подсвечена одна из пар. Всего к физике подходит 4 ethernet порта.

Нажмите для просмотра прикрепленного файла

В HyberLynx прикинул стекап вот что получилось:

Нажмите для просмотра прикрепленного файла

Т.е. при моей топологии диф сопротивление будет ~110 Ом.

Что думаете?

Думаю, что все будет нормально. Насчет неработающей "сотки" - не берите в голову - это надо было очень постараться. Моя первая "сотка" была сделана лет 6 назад (на LXT972) , на отдельном трансформаторе (не интегрированном в разъем), с достаточно длинными дорожками (дюймов 4-5), с кучей переходных, про импеданс на печатных платах я тогда вообще как-то не задумывался, и все работает до сих пор - на кабелях до 100м.
P.S. А что это у Вас за гигабитный разъем - цоколевка интересная - "правильная", мне такая не попадалась?

Успокоили,спасибо)))

Ну чтож, будем запускать в производство в таком виде как есть сейчас.
Надеюсь все получится.

Разем фирмы Tyco - 6368507-4.
А что смутило в цоколевке? Слишком удобная?)

А что смутило в цоколевке? Слишком удобная?)

В стандартном кабеле пары должны быть:
1-2
3-6
4-5
7-8
Судя по рисунку: либо у Вас неправильно, либо раъем сам перебрасывает. Рекомендую проверить.

Спасибо за то что обратили внимание, с цокалевкой все нормально.

Нажмите для просмотра прикрепленного файла

Пока проверял цокалевку нашел ошибку: не обратил внимание, что 10 пин GND с шильдом не расфильтрованы внутри разъема.
Таким образом земля платы оказалась соедененной с шильдом разъема, без развязки по вч.

Это критично в данной ситуации?

З.Ы. Простите за оффтоп

Судя по рисунку они соединены внутри разъема. Это правильно - корпус разъема и GND все равно в кабель не подключаются, а используются только как экран.

Ну что это вы такое советуете? На пяти дюймах, может и будет работать, а больше?
На десяти уже точно не будет. Проверено.
Это я не к тому, что гигабит - фигня, и 125 Мгц - фигня, а к тому, что подход должен быть сознательным при проектировании.
А если так, на основе советов, то получается действительно фигня.

Автор! Марвеловские доки весьма качественные, делайте как написано и все будет ок. Тоже проверено. Суммарная длина связей - около 8 дюймов.
Импеданс - 100 Ом дифф. Импеданс отдельных линий - как получится, это я посчитал вторичным параметром. Реально получилось Ом 55, вроде бы.
Отдельно советую промоделировать канал. Я юзал Allegro channel analysys, правда только для оптики. Так вот, оказалось, что для достижения устойчивой работы на длинных проводах потребовалась установка доп. высокоскоростных буферов (помимо согласования импедансов).
Плата произведена, протестирована. Симулятор не соврал.

Так что, если не хотите большой гемор в отладке пропадающих пакетов (по неопределенному закону) на длинных кабелях, то делайте 100 Ом дифф. И расстояние между линиями в паре постоянным, я заметил у вас возле резисторов неоднородность наблюдается.

а можно ли документик на форум положить?
не могу на сайте найти апп ноут, да и изделие у них (марвела) сейчас аляска под 88е1111 идёт.

Нельзя. Никто не хочет проблем.
Спрашивайте, что конкретно интересует, вам ответят.

А какие модели вы прикручивали к разъемам и трансформатору?

В оптике нет разъемов и трансформаторов...

Трансформаторов у нас действительно не было , зато разъемы были. От PHY к трансиверу провода шли через кросс-плату CompactPCI на модуль rearIO. Т.е. сигнал проходил через два разъемных соединения.
Сами разъемы фирмы Harting. Простейшая модель для них (для каждого пина) есть на сайте. В модели указаны R, L, и C. Может, что-то еще, не помню. Более сложной модели найти не удалось, но, тем не менее, все работает.

Кстати, а зачем Вы пары от разъема по плате на расстояние 10" тащили? Это ж еще сколько проблем с гальванической развязкой поиметь (там зазоры, ЕМНИП, 3.5мм минимум от остальных цепей должны быть). Или это был внешний шлейф? Я обычно PHY ставлю возле разъема, и уже от процессора GMII/RGMII тяну - цепи цифровые, им только импеданс нормальный сделать надо, да длины чтобы уж совсем не разбегались, если где совсем уж залет - то чипы еще обычно позволяют подкалибровать согласование и тактовые задержки.

Все правильно Вы говорите, но так было сделано по нескольким соображениям системного и конструктивного характера. Во-первых, не хватало места для размещения всех PHY возле разъема, во вторых, мы получили возможность менять тип интерфейсов системы путем смены дешевого модуля, на котором стоят только трансформаторы и RJ-45 (в одном случае) или оптические трансиверы (в другом). Ну, и комбинировать, конечно.
А так, в общем случае, все верно: нужно делать короткие связи и располагать PHY с краю, чтобы минимизировать проблемы с аналоговой частью.

Я анализировал отладку от TI, так вот там дифпары свободно лазиют по плате, потом через разъем на другую плату. Такое ощущение, что они предпочли таскать на длинное расстояние не шину цифрового интерфейса, а согласованную дифпару. Что представляется логичным. Там правда LXT972 100 МБит. Я тоже предпочел ее вытащить. В итоге с phy две дифпары выходят на idc-разъем, затем 15 см. шлейфа, затем еще один такой же разъем, затем pulsejack с интегрированным трансом. Все работает.

Я тут на форуме умных слов нахватался , и теперь думаю что MLT3 на выделенном полудуплексном канале ("сотка"), это несколько отличается от PAM5 на полнодуплексной паре ("гигабитка") - помимо вычитания передаваемого сигнала надо компенсировать отражения на "ближнем и дальнем конце" и много чего другого. Перед началом обмена при установлении гигабитного линка передаточные параметры каждой пары независимо тестируются и производится индивидуальная подстройка.Будем усложнять трансиверу его и так нелегкую жизнь?