Доброго времени суток, всем любителям ПЛИС. Нужна помощь по теме надежности хранения конфигурационной программы в статической памяти ПЛИС FPGA Xilinx. И, поскольку ПЛИС загружается с внешней флэш, интересует надежность такого рода загрузки и перезагрузки после выключения питания. Тоесть могут ли при чтении флэш памяти произойти сбои, которые приведут к неправильной работе логики. И может ли во время работы в каких-нибудь жестких условиях уменьшится заряд в затворах транзисторов статической памяти так, чтобы это привело к неправильной работе программы. Интересует любая информация, статьи, журналы, книги (но желательно достоверные источники ).

Самый достоверный источник - даташит на интересующую вас микросхему.
Случиться может всё.
Но, ЕМНИП, в случае сбоя загрузки или питания плиска должна сама перезагрузиться (если она грузится в режиме мастера)

Вот как раз в Д.Ш. об этом и умалчивают...это где-то в сопутствующих документах пишется, но где именно - я не нашел.

Так зачем нужна такая ПЛИС с которой все может случиться. У Xilinx даже в штате набран отдел по расчету надежности, должны были проводиться испытания!!!

Случиться может действительно все, под воздействием заряженных частиц, по SEU гуглите. Другое дело, что на земле вероятность этоно ничтожна, а вот в космосе - запросто. Альтеры умеют постоянно считать CRC прошивки, и в случае сбоя перепрошиваться, Xilinx кажется нет, не встречал. При сбое непосредственно во время прошивки все ПЛИС умеют повторить прошивку, ту же или другую (с других адресов флэшки).

Xilinx provides built-in single event upset (SEU) detection in the Virtex-5 and Extended Spartan-3A families to simplify and improve the system design.
 XAPP864_SEU_Strategies_for_Virtex_5_Devices.pdf ( 458.5 килобайт ) Кол-во скачиваний: 365

Вообще, должны быть документы по рассчетам надежностей.
У Альтеры точно были, по крайней мере раньше.

У хилых в домашних условиях с флехи все нормально грузится, но вель вы скорее всего будете применять это на практике где-нить на заводах, а может в условиях крайнего севера, при чересчур низких температурах может случится что угодно, на каком-нить предприятии случайно упадет 12 раз кувалда на ваше изделие и все кирдык , вы приведите конкретные жесткие условия, а то ведь это понятие растяжимое

Да, растяжимое, но от того, что я их приведу Xilinx проводить испытания на эти условия не будет! Меня интерисуют уже заявленные ими возможности ПЛИС.

Спасибо за SUE на Virtex5, интересно, а есть то же на серию Spartan3 ? Или Spartan-ы не пересчитывают CRC во время работы?

если нужно с обнаружением SEU, то и берите ПЛИС с такой возможностью, у Альтеры это как-то черезвычайно криво сделано. у Латтиса лучше

для ксайлинсов приводились какие-то таблицы вероятности этих SEU в зависимости от условий (конкретно, если не ошибаюсь, от высоты над уровнем моря)

в одном проекте у меня были подозрения, что питания ядра очень плохое и поэтому конфигурация может портится - так и не смог обнаружить этого с помощью детектора, видимо глюки начинаются при таком питании, которое гарантирует сохранение конфигурации

Так все-таки...Spartan-ы не пересчитывают CRC статической памяти во время работы??? Или это можно как-то программно организовать? Или как?
Или у меня во время работы устройства все погорит к чертям из-за того, что какой-нить триггер начал неправильно работать??? я понимаю что вероятность такого события крайне мала, но вопрос в безопасноти при ее возникновении....

Нет
Рассматривайте Spartan как бюджетную версию Virtex'а. Контроль CRC во время работы - это фича для обеспечения надежности работы, что явно не входит в требования бюджетной версии

А кто-нибудь вообще сравнивал вероятность отказа обычной логики, к примеру 74 серии, с вероятностью отказов логики, построенной на FPGA?
Какие результаты получились интересно...

Самым содержательным отчетом по надежности у Xilinx я нашел только этот = ug116.pdf