Сабж...

http://www.altera.com/corporate/news_room/...?f=hp&k=wn1

ну что тут можно сказать, ХОЧУ !!!! %)

На самом деле прочитав доступный handbook я ничего революционного там не нашел:

Multiplier Size DSP Block Resources Expected Usage
9×9 bit 1/3 of Variable Precision DSP Block
18×18 bit 1/2 of Variable Precision DSP Block
27×27 bit 1 Variable Precision DSP Block
36×36 bit 2 Variable Precision DSP Block
54×54 bit 4 Variable Precision DSP Block

IMHO то же самое, только другими словами.

Интересно, когда он у нас доступен будет, через годик?
Да и данных пока очень мало по новому семейству, о максимальной тактовой частоте вообще ничего не сказано...

Ну и зачем floating point в ПЛИС? Надо хотеть spartan-6 с 200 умножителями (одного на 30 модемов хватит!) и встроенным pcie всего за 40$

600 МГц для ДСП блоков %)


неа, для полноценного модема надо где то под 500 умножителей (250 в приемнике и столько же в передатчике %)) и это если зажиматься, а вот если развернуться и сделать FSE-DFE 32/4 да еще и для полосы в 112/224 МГц.......

а флоат поинт очень хорошо ложиться для эквалайзеров, особенно для нелинейных эквалайзеров, где при возведении в степень лихо растет требуемая разрядность

Ну не слишком сильно отличается от лучшей четверки там 550 для умножителя 18*18 было или эта цифра для умножителя и сумматора с обратной связью? Если так, то не могди бы ссылочку кинуть, а то не смог найти



Это смотря для каких приложений ПЛИС использовать, я вот маршрутизаторы делаю и мне Ваши умножители, только мешают при разводке, ибо переход через них большой кровью дается

что то я тоже потерял это место, но думаю что цифра будет где то 600МГц, выше не пойдут %)





на единицу умножаете и триггер на выход. 18 канальный сквозной буфер %)

Да это понятно, просто любой переход через DSP блок на высокой частоте дает задержку в один такт, чего не хочется.


О, вот это уже круто! Спасибо.

имхо, через годик он будет доступен только для любимых жён Альтеры, а полная линейка, да для простых смертных - еще через годик =)

прикольно.
P.S. Прямая конкуренция - Virtex 6 и Spartan 6 фирмы Xilinx

Да вроде как не совсем так должно быть. Cтратикc 5-й то по более тонким нормам будет сделан, 28 нм...
Альтера что-то в HI-end микрухо вдарилась, циклоны с максами как-то совсем забросили...

Хм, а я вот нашел.
Во-первых: они сделали fractional PLL. Интересно насколько это востребованно?
Во-вторых: они избавились от блоков памяти по 144к и перешли на блоки одного типа - 20к.
И в третьих: DSP блоки и блоки памяти стоят рядом друг с другом. Это действительно эффективно или так, шаг наугад?

Насчёт равномерной структуры блоков памяти, это они у Хилых скопировали.
Помню когда присматривались к 3-м стратиксам - эти 144К блоки как кость в горле стояли - толком в задачах ЦОС не поиспользуешь и половина памяти на кристалле пропадает.
Странный только размер какой-то 20К у них чего организация 2Kх10 ? Два бита для ECC?

под цосников затачиваются, многотактная/мультирэйт обработка





UPD. Может теперь у них дойдут руки до maxIII и нормального cyclone5 %)