Нужен ФНЧ со следующими параметрами:
1. Полоса (по - 3 дБ) - 12 МГц.
2. Неравномерность АЧХ в полосе до 10 МГц - не более 0,5 дБ (не строго, но желательно).
3. Подавление на 16 МГц и выше - не менее 40 дБ.
4. Отношение С/Ш на выходе - не менее 60 дБ.
5. Линейная ФЧХ (постоянное ГВЗ).

Есть мысль сделать такое устройство на ПЗС по схеме КИХ-фильтра. Частота выборки - в диапазоне 80-200 МГц (чем больше, тем лучше). По первым прикидкам, достаточно цепочки из 32-х элементов задержки и точности представления к-тов около 0,5%. Если кто знает о наличии таких фильтров в природе - сообщите, пожалуйста. Если кто может сделать - возможно сотрудничество на уровне организаций.

Станислав,
Недостаточно условий. Вопросы навстречу.

1. А не проще ли фильтр сделать, а потом к нему эквалайзер прицепить?
2. Сделать в каком виде, в интегральном виде?
а) По вашему описанию понимаю что простой LC фильтр вас удовлетворит? при этом SNR будит стремится к минус бесконечности
б) Если нет то при наличии хорошего операционника (пару лет назад видил дезайн SNR=-120dB), можно Active-RC сделать. Боюсь, OTA (transconductance) реализация может не потянуть такой SNR.
в) Какое потребление нужно?

А какие условия еще нужны?
Нет, все это не подходит, так как аналоговыми методами такой фильтр без регулировочных элементов построить практически очень тяжело, кроме того, нужна строго линейная ФЧХ, хотя бы в полосе пропускания, чего в аналоге никак не получится. Изделие же нужно в интегральном корпусе.

А на ПЛИС если замутить? Не рассматривали такой вариант?


Активный фильтр на 12 МГц? Это ж какие номиналы частонозадающих элементов будут?

Советую посмотреть здесь:
www.minicircuits.com
www.synergymwave.com

Тогда уж лучше в ASICе... Этот вопрос еще не изучен достаточно, тема для меня новая, а необходимыми сведениями о возможностях современных FPGA и ASIC я сам не обладаю. Просто есть внутренняя уверенность, что такую штуку сделать получится. Буду благодарен за любые ссылки по данной тематике, хотя бы и для FPGA. Главная проблема - точность представления к-тов: нужно минимум 0,5%, а лучше 0,25%.

Посмотрите вложение.

Да-да, спасибо, я уже посмотрел по Вашим ссылкам, однако, это, по-видимому, не совсем то: ГВЗ (ФЧХ) нигде не приводится. Это значит, что фильтры - аналоговые, и, несомненно, имея "хорошие" амплитудно-частотные свойства, имеют "плохие" фазо-частотные. Поправить же дело методами последующей цифровой обработки представляется невозможным.

[quote name='Stanislav' date='Dec 28 2005, 10:13' post='74983']
[quote name='monya' post='74846' date='Dec 27 2005, 23:56'] Станислав,
Недостаточно условий. Вопросы навстречу.
[/quote]А какие условия еще нужны?
Условия реализации. Потребление, размер,...

[/quote]Нет, все это не подходит, так как аналоговыми методами такой фильтр без регулировочных элементов построить практически очень тяжело, кроме того, нужна строго линейная ФЧХ, хотя бы в полосе пропускания, чего в аналоге никак не получится. Изделие же нужно в интегральном корпусе.
[/quote]
Можнo сделать фильтр, а потом к нему аналоговый эквалайзер. При этом линейность ФЧХ, неравномерность group-delay в полосе пропускания может быть мало.

А чем тут ASIC принципиально лучше? ASIC себя оправдает, если будете делать тысячами и десятками тысяч. А для небольших количеств и прототипирования ПЛИС (FPGA) рулит всяко.

Т.е. сигнал оцифровать и загнать в FPGA. Там внутри соорудить КИХ фильтр. У соверменных недорогих FPGA Cyclone II и Spartan3 внутри есть аппаратные умножители 18х18. Если сделать на 32 тапа, то все должно получиться при вполне скромных (доступных) затратах. Единственное - быстродействие, тут надо поприкидывать, сколько времени уйдет на вычисление отсчета. Сам фильтр можно прикинуть в матлабовском Симулинке.

Нет,здесь другая ситуация. ASIC уже есть, выпускается тысячами, а даже самая навороченная FPGA не потянет и четверти нагрузки ASICа.
Да, это все понятно. Но реализовать "в цифре" нет никакой возможности (по крайней мере, наши спецы об этом и слушать ничего не хотят), т.к. это много(20!)канальная система обработки сигналов с кодовым разделением, и на входе ее сигнал дискретизируется очень грубо (3 уровня всего). Большего выжать из чипа, похоже, не получается. Так что пути два: или найти готовую микросхему, или сделать свою. В идеале "поженить" ее с существующим ASICом.

Народ, уточните, пожалуйста, что означает в английской терминалогии КИХ фильтр?

to dxp

есть ли у вас на вскидку оценка, во что выливается такой проект на FPGA? Имеется в виду минимальный набор софта и железа, который бы позволил собрать такой фильтр. Как я понимаю, необходим еще ADC на входе, но в этом случае обеспечить 60 dB, могут только 14 bit ADC, которые в настоящий момент имеют максимум 200 Ms/s скорость оцифровки.

Нет, такими способами задачу вряд ли можно решить вообще. Даже если допустить, что реализация с приемлемой точностью такой системы частотных+фазовых фильтров в принципе возможна, в моем случае речь идет о крупносерийном выпуске продукции, исключающей возможность индивидуальной регулировки каждого прибора. Поэтому, повторяю, аналог отпадает.

FIR filter.
Да, АЦП нужен, но насчет 14-ти бит Вы явно загнули. Для справки: динамический диапазон идеального N-разрядного АЦП определяется как 6,02*N+1,5 (дБ). Реально, конечно, меньше, но 11-12 бит должно хватить.

Ну, эт Вы зря. FPGA'хи есть такие монстровые, что туда можно десяток пней впихнуть. Только стОят они тоже как самолет , и компилять такие объемы я бы не желал.

Возможно, это и так, но от этого не легче. Задача к настоящему времени решена в общем-то типично - используются дорогостоящие ПАВ фильтры на ПЧ приемника с более-менее приемлемыми характеристиками. Хотелось бы удешевить систему путем преобразования несущей сразу в нулевую частоту, но загвоздка в НЧ фильтрах с определенными характеристиками. В этом случае не проходит ни чистый аналог, ни цифирь, а вот на ПЗС такое впечатление, что должно получиться (хотя, сведений о том, чтобы кто-нибудь так делал, у меня не имеется).