Есть GPIO interrupt на портах 0 и 2, можно конфигурировать срабатывание по edge (rising/falling/both) или level (high/low). Про "прочитались" не очень понял.


Есть и параллельный вывод. Можно одной инструкцией выставить значения 8/16/32 ножек любого порта, с маскировкой при необходимости (FIOxPIN/FIOxMASK).


Отладчик по JTAG и работает. А что ещё нужно?


Так одного слова или длинного блока? Конкретной информации не нашел, но думаю, что без учета расходов на начало/конец передачи скорость должна быть как раз 1 слово/такт.

Не понял, что Вы предлагаете.
Так конечно можно процессору просигналить, что новое слово на ножках установлено и он его может прочитать.
Но это требует затрат минимум 26 тактов.
Это слишком медленно.
Интересует другой вариант, когда внешнее устройство достаточно быстрое и по сигналу от контроллера - данные приняты достаточно быстро
выставляет следущие данные.
А по сигналу от контроллера - данные выставлены достаточно быстро их считывает.
То есть. быстродействие ограничено только процессором.
Про "прочиталось" -это сигнал для внешнего устройства, что данные прочитаны и можно выставлять следующие.



Можно. Но во первых нет ни одного сплошного 32х битного и есть всего один сплошной 16х битный в старших разрядах и разбросанный по кусочкам.
Ну Выставили Вы данные ( процессор вроде способен сделать это за 10 нсек ) и что дальше?
Как внешнему устройству узнать, что данные можно читать?




То, для чего JTAG изначально предназначался - проверка целостности платы.
Это называется - Boundary Scan.
Вот я и засомневался, может в нем JTAG просто для красоты...




Одного слова в блоке.
И запись в циклический буфер в ОЗУ.
Одно слово на такт - это было бы замечательно, а если и чтение и установка начала и длины следующего блока делается в фоне
( без перерыва в пересылке ) было бы просто великолепно.
Хотя при отсутствии сигнала - "прочитано" и достаточно бессмысленно.

Но описание ST32, в котором такты на ПДП расписаны ( там по описанию 6 тактов на слово а в приведенном примере пересылки 22 такта на
слово ) - вносит некие сомнения.

Что толку от этих тактов, если на сях прерывание съедало до сотни (не помню уже точно) тактов ?

Дык кто же на сях пишет критичиские по времени реакции обработчики прерываний?

Да и основной код на этот проц писать на сях - это извращение - из конфетки делать г..но.

Да ну?
Понимаю, ещё какая нибудь тинька была с 256 байтами флеш и простейшая прошивка, но "дура" кортекс с кучей ресурсов и огромной скоростью, способная тянуть массивные и сложные программы и ОС.

Всё на асме? Не смешите мои тапки

Вы не поняли. Как раз под кортекс писать на асме - извращение.
Даже критические по времени обработчики прерывания.
Так как получится практически то же самое, что на сях.
Если конечно на полную задействовать на сях все специальные опции для кортекса.
Какая разница, 15 тактов будет до первой реакции или 18...

Речь же шла про ADSP-21xx - чип от ADI.
Там есть разница, на четвертом или на 7 такте будет реакция.
Да и вся остальная его кухня на сях просто не готовится.

Тогда прошу прощения

Пока парился, появилось еще несколько вопросов.
1. Во многих местах написано - после сброса процессор начинает выполнять программу с адреса 0x00000000.
Но встретил и такое - после сброса процессор загружает sp значением по адресу 0x00000000, ip значением по адресу 0x00000004.
И - после сброса процессор начинает выполнято программу из ROM...
И при выполнении неких условий переходит к выполнению программы из флеши.
Одно из условий - во флеш загружена пользовательская программа.
Это что за условие? Встречал такое - битовый XOR по первым семи словам флеши равен нулю.
И в каком именно виде проц вываливается во флешь?

Я не ошибаюсь, для кортекса инлайн ассемблер в принципе недоступен или это всего навсего заморочки Кейла?
И остается только интринсик...

Это только у меня инлайн хелп в Кейле недоделанный?
И приходится лезть в соответствующее описание, делать в нем поиск по данному слову и искать среди кучи найденного.

У вас все перемешано - ARM, Cortex-M и особенности процессоров NXP.
Выполнение с адреса 0 начинается в "больших" армах - ARM7/9/11 и Cortex-A/R. В Cortex-M используется таблица векторов. Первый указатель в ней - значение SP, второй - вектор Reset_Handler.
У процессоров NXP действительно имеется бутлоадер, который выполняется при сбросе, и только после проверки передаёт управление пользовательской программе. Подробности - LPC17xx User Manual, глава 32, раздел 3.1.1 - Criterion for Valid User Code.

Вы прочли?
И что - это побитовое исключающее или первых 8 слов флешки?
Или - check-sum of table entries 0 through 6 - это что то другое? Тогда что?

И Вы уверены, что в ARM7/9/11 и Cortex-A/R после сброса выполняется команда - B 0x00000000?

Вы уверены, что после сброса в кортексе выполняется - в sp - значение слова по адресу 0x00000000 и переход по адресу во втором
слове, или это иммитирует бутлоадер?

А вы кто - следователь прокуратуры?
RTFM!
А то вишь-ли ноги ему не нДравятся...

Ну да. Жуй, что дают и не задавай вопросов...
Правильно?

А Вы проверьте - скомпилируйте прошивку для кортекса от NXP и сравните контрольное слово - простая это сумма или ксорка?

Другой вариант - прежде чем задать вопрос - найди сам на него ответ...
Чуть лучше предыдущего...
Я в курсе, что можно залезть во флеш и посмотреть - что именно записано в ее начале.
В фале на заливку в начале слова такие:
10008000
00000211
00000219
0000021b
0000021d
0000021f
00000221
00000000
Жду Вашей версии.

Сообщение отредактировал vallav - May 24 2010, 10:53

Обычное сложение.