|
!На чем проводим верификацию проектов FPGA/ASIC, Рейтинг используемых программ верификаци |
|
|
|
Oct 20 2004, 11:45
|
Частый гость
 
Группа: Свой
Сообщений: 116
Регистрация: 25-08-04
Пользователь №: 543

|
Вижу объявился резкий лидер - Active-HDL, согласен интерфейс у него лучше всех, кто какого мнения от Rivera? Я по ней только галопом пробежал, т.к. щас работы много, один минус, от Active-HDL - не назначаются клавиши на любые команды. Также Active-HDL в Verilog не поддерживает Constant Function и generate глючит, Rivera это умеет. У ModelSim самый поганный интерфейс, причем MS6 ещё и не запоминает настройки интерфейса проекта, и (5.8) вообще зависал, если где-либо есть условие больше равно или меньше равно. Cadence пользовал только старенький, т.ч. ничего сказать не могу. Кстати, VETAL, зачем проводить Актив-HDL(functional) + Моделсим(post routing)? Можно ведь все на одной сделать, Active поддерживает post routing. Да и к тому же зачем платить за две системы, особенно если и денег-то дадут только на одну, когда можно одной нормальной обойтись.
|
|
|
|
|
Oct 20 2004, 20:38
|
Знающий
   
Группа: Админы
Сообщений: 689
Регистрация: 24-06-04
Из: South Africa
Пользователь №: 164

|
Цитата(udofun @ Oct 20 2004, 06:12 PM) в Квартусе встроенный симулятор ведь есть еще. без всяких Молелсимов. Есть то он есть - но только графический. Чего сложное симулировать - умучаешься. Опять же переноса на других производителей нет. А для маленьких вещей классная штука. Но не без багов
--------------------
"В мире есть две бесконечные вещи: Вселенная и человеческая глупость. За Вселенную, впрочем, поручиться не могу". (С)
А. Эйнштейн.
|
|
|
|
|
Oct 21 2004, 06:34
|

Гуру
     
Группа: Модераторы
Сообщений: 2 095
Регистрация: 27-08-04
Из: Россия, СПб
Пользователь №: 553

|
Вы попробуйте в квартусе промоделировать систему, содержащую 32bit cpu, подключив к этому внешнюю sdram(хотя бы 32М*16) и прочую обвеску, и станет понятно, что ручками задавать все эти воздействия очень тяжело.
После этого можно заметить, что в случае необходимости моделирования системы целиком, необходимо переходить на вышеуказанный сапр, а так же изучать интерфейсы типа fli, vhpi, pli.
|
|
|
|
|
Dec 29 2004, 12:43
|
Участник

Группа: Новичок
Сообщений: 15
Регистрация: 29-12-04
Пользователь №: 1 727

|
С добавлением моего голоса ActiveHDL и ModelSim полностью сравнялись в счете! Хотя я использую один лишь ModelSim.
|
|
|
|
|
Aug 4 2010, 11:19
|
Участник

Группа: Участник
Сообщений: 65
Регистрация: 19-06-10
Пользователь №: 58 021

|
Выбирайте тот что поддерживает ОVM. Cаdance немного впереди (по сравнению с Qesta 6.4c) в плане ОVM и поддерживает е. Cadance лидер. Но для массового потребителя Mentor Questa легче достать и в управлении проще.
|
|
|
|
|
Aug 11 2010, 15:35
|
Местный
  
Группа: Свой
Сообщений: 244
Регистрация: 19-03-08
Пользователь №: 36 039

|
Цитата(vitus_strom @ Aug 11 2010, 19:11)  ... для ASIC - нужен sign off симулятор результаты симуляции которого как можно ближе будут к кремнию. Для этого как правило выбирают ncsim (ius) от cadance. И насколько велики расхождения актуальных MG Questa и Cadence IUS? И не качеством ли Design Kit-а определяется близость результатов симуляции к кремнию?
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|