Во всех доках пишут что можно задавать параметр IDELAY_VALUE = 0...63, а какой задержке соответствует один шаг нигде не нашёл.В каком документе об этом написано?

Странные Вы какие-то документы читаете, совершенно не те, судя по всему
А не пробовали, просто ради спортивного интереса, прочесть "Virtex-5 FPGA Data Sheet: DC and Switching Characteristics"? Вот таблица 64 говорит, что "...IODELAY Chain Delay Resolution = 1/(64 x FREF x 1e6), ps".

х.з. как я проморгал.Спасибо!