Полная версия этой страницы: Input/Output Delay Element
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Во всех доках пишут что можно задавать параметр IDELAY_VALUE = 0...63, а какой задержке соответствует один шаг нигде не нашёл.В каком документе об этом написано?
Цитата(_Anatoliy @ Aug 9 2010, 19:03) 
Во всех доках пишут что можно задавать параметр IDELAY_VALUE = 0...63, а какой задержке соответствует один шаг нигде не нашёл.В каком документе об этом написано?
Странные Вы какие-то документы читаете, совершенно не те, судя по всему
А не пробовали, просто ради спортивного интереса, прочесть "Virtex-5 FPGA Data Sheet: DC and Switching Characteristics"? Вот таблица 64 говорит, что "...IODELAY Chain Delay Resolution = 1/(64 x FREF x 1e6), ps".
Цитата(Самурай @ Aug 9 2010, 16:33)
Странные Вы какие-то документы читаете, совершенно не те, судя по всему
А не пробовали, просто ради спортивного интереса, прочесть "Virtex-5 FPGA Data Sheet: DC and Switching Characteristics"? Вот таблица 64 говорит, что "...IODELAY Chain Delay Resolution = 1/(64 x FREF x 1e6), ps".
А не пробовали, просто ради спортивного интереса, прочесть "Virtex-5 FPGA Data Sheet: DC and Switching Characteristics"? Вот таблица 64 говорит, что "...IODELAY Chain Delay Resolution = 1/(64 x FREF x 1e6), ps".
х.з. как я проморгал.Спасибо!
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.