реклама на сайте
подробности

 
 
> v5 clock generator, траблы
rv3dll(lex)
сообщение Sep 29 2010, 04:50
Сообщение #1


Полное ничтожество
*****

Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354



в проекте несколько частот
400м процессор
200м и 200м90град на контроллер памяти, интерконнект и ещё по мелочи
100м - шина плб
80м для одного блока нужно
200 на idelay

в свойствах генератора виднол что он сделал его на PLL

ввожу ещё 125м для темака. он впихивает второй PLL и перестаёт разводится а DCM не испоьзует.

кто как с этим борется?
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 08:36
Рейтинг@Mail.ru


Страница сгенерированна за 0.0127 секунд с 7
ELECTRONIX ©2004-2016