Заложили в часть плат machXO от латекса. Естественно покупать кабели не хочется, из бесплатных нашлась только схема на LPT порт . На первое время хватит, но хотелось бы хакнуть USB кабель. Тем более, если судить по FTDI ным дровам, там должна быть поделка уровня Altera USB Blaster. А у меня в запасе их штук 50 плат лежит, т.е. железо для экспериментов есть.
Но что бы хакать нужно иметь оригинал. Предлагаю сотрудничество с владельцами оригинального кабеля. С меня железо и прошивка CPLD кабеля, с вас помощь в снятии логов его работы %)

Из большой тройки это последний кабель который надо хакнуть %)

UPD. Изучение стартер китов на machXO mini и machXO привело к мысли что у них даже CPLDешки нет. В мини ногами дрыгает кипарис, а во втором ките FTDI в bit-bang режиме. Железо под это у меня тоже есть %). Осталось только выяснить содержимое eeprom FTDIки.

off : форум без SM стал менее интересным. кто-нибудь знает почему он перестал писать?

вроде бы он писал, что проблемы нет с этим кабелем разобраться. может разобрался.

в станд-элоне кабеле тоже нет CPLD - что там FTDI или FX не помню

у меня есть кабеля и кит (XP2) с онбордным JTAG (там по моему FX, но есть схема на сайте, SM предполагал, что CPLD там просто для соединения, ну и прошивка этой CPLD на сайте тоже есть)
если не сильно сложные действия и разрушения кабелей не предвидится - могу участвовать

------------

upd :
вот схема
http://www.latticesemi.com/documents/EB29.pdf
там CY7C68013A

ну и тут прошивка
http://www.latticesemi.com/dynamic/index.c...;source=sidebar

Всем коллега большой привет!
Кабель есть попробую расковырять
Что нужно? фотки - легко (если откроетсо) что еще-.....?

сейчас заценим


интересно содержимое EEPROM FTDI ка и кипариса, готовая распаяная плата с FTDI у меня есть, можно по быстрому проверить признает ли ISP Lever кабель за своего %)

Если расскажешь как снятть ее то могу попрбовать

а точно там FTDI ?
вроде как раз наоборот - цыпрес фх

вот тут начинается самое интересное. После внимательного изучения даташитов на следующие киты
LatticeXP2 Standard Evaluation Board
MachXO Mini Development Kit
MachXO Control Development Kit
выяснилось:

В первом используется сайпрес, без внешней еепромины, и2с ноги идут на цплдешку. Поэтому скорее всего в цплд реализован не просто проброс ног, но какое то подобие чтения VID/PID. Если есть возможность конверсии jdec файла еепромины в нетлист, то можно вытащить логику.

Во втором тоже сайпрес, без цплд, но с еепроминой. Тут возможны два варианта :
1. в ней, несмотря на объем в 64К зашит только вид/пид. Как и у хилых программа проца грузится драйвером после инициализации устройства. Эти циферки можно вытащить например под маздаем, посмотрев карту усб устройств или через программу CyConsole.
2. в 64К влезет полная прошивка для контроллера. Тогда нужно полное чтение прошивки. Не помню можно ли ее прочитать с помощью CyConsole

Но самое интересное в третьем ките. Несмотря на то, что в даташите в предварительном боме указан сайпрес, на плате стоит FT2232D. Канал А которого стоит в MPSSE режиме (режим эмуляции житага). К нему подключена еепромина на 1 килобит, всё как в Altera USB Blaster. VID/PID можно узнать и средствами ОС, а прочитать еепромину можно программой EditEEPROM
Думаю что это самый дешевый вариант повторения кабеля. Осталось найти у кого есть это кит и(или) кабель на FTDI.

Думаю что можно просто поправить файл прошивки для Altera USB Blaster новым видом/пидом и посмотреть что скажет ispVM %)

Есть фирменный с еепром.
VID_1134
По моему это LATTICE
PID 8001
ПОЛНОЕ
USB\VID_1134&PID_8001\5&38DAAB5C&0&1


Выложил фото в upload/DOCs/LATTICE/JTAG/
Готов помочь, чем смогу.

спасибо, на днях проверю, признает ли софт за родной

В Болгарии (или где то на просторах инета) уже хакнули и приторговывают через ebay:)
http://cgi.ebay.com/JTAG-Programmer-FPGA-L...=item33601afc59

Получилось что-нибудь?

сделав референсный проект и покрутив его в латаксном софте, решили отказаться от использования латекса. поэтому сия работа потеряла смысл и была оставлена.

2 des00
так а не выложи те ли результаты страждущим ?

под референсным проектом, я имел в виду синтез и разводку верилог кода %)

А в чем причина отказа, если не секрет? Под какое семейство проектировали?
А то я вот тоже периодически поглядываю на Lattice XP/XP2 и облизываюсь ...