Добрый день. Продолжаю осваивать констрейны и прошу в очередной раз помочь на этом нелегком деле.
Суть простая: есть АЦП, отсчеты с которого валятся с частотой 5,21 МГц, и есть ниос проц., тактируемый 80мгц. В сопце test3c40 есть fifo1 с двумя клоками (на входе и на выходе). На вход фифо1 подаются данные АЦП и клок данных 5,21МГц (на рисунке это и есть Launch clock, в сопце – clk_1), выход фифо1 подключен к SGDMA, и выход фифо1 и SGDMA тактируются как и проц. 80 МГц (на картинке это как раз Latch clock, в сопце – pll_0_c1).
А вот вопрос: как такое (на картинке таймквеста) получается ? Фифо1 – вроде двухклоковое. Где это внутри у него launch clock и latch clock не развязаны? Понятно, что если клоки не кратные, то обязательно рано или поздно появиться ситуация, когда фронты этих клоков встанут так, что данные либо не успеют, либо не задержатся сколько надо. Судя по таймквесту, это где-то внутри сопца.
И что с этим счастьем делать ? Забить и обконстрейнить (как?) или путное что сообразить (что?)

Спасибо.

забейте как false path между клоками, раз они фифами развязаны

А последствий не будет? У меня в этом же сопце есть LCD по такой же схеме, через дма, фифо двухклоковое, правда там вход фифо 80 мгц, выход - 5 мгц. Там не ругается. А таймквест-то говорит про какой-то domain_synch_module, не может он внутри эти клоки завязать как-то, кроме фифо?
Хотя с другой стороны сейчас реально все работает...

Сообщение отредактировал alexPec - Nov 27 2010, 15:53

так клоки-то не таймквест завязывает, а вы сами . таймквест просто по умолчанию все подряд анализирует. в мегафункцию 2-клокового FIFO встроен синхронизатор, на одной из страничек визарда есть его настройки. если вы его (синхронизатор) не отключили (есть и такая опция), то смело вырезайте из анализа таймвеста "ненужные" пути.

Спасибо! Про синхронизатор-то я и не знал...

C позволения, такие вопросы появились:

1. Где синхронизатор отключить (настройки фифо моего на кртинке)? По ходу он мне нафиг не нужен.
2. Если он все таки не отключается - игнорить то наверно нельзя эти пути, ведь если этот синхронизатор стоит, и таймквест говорит "не будет работать!" я думаю он все-таки не будет работать, исли не кратные клоки на него завязаны. Что в этом случа обычно делают ?
3. Заметил беду, как поправить: при старте канала стримминг ДМА (он стартует часто), первый отсчет АЦП - бывает байты перепутаны местами. Трансфер 16-ти разрядный, но наверно не местами перепутаны, а второй байт первого отсчета - первый байт второго отсчета, т.е. из разных отсчетов байты. EOP, SOP SGDMA- со стороны АЦП на землю посажены, valid- на VCC. Повторюсь, только первый отсчет за весь трансфер в 120 Кб, ито не всегда, 50/50.

Спасибо!

1. то, что на картинке - не совсем мегавизард, это авалоновская обертка к нему. многих параметров мегафункции тут нет,
они передаются неявно. в коде, наверное, можно узнать про значения остальных параметров (поискать dc_fifo).
2. по умолчанию синхронизатор включен и именно поэтому можно смело выбрасывать эти пути из анализа - это
забота синхронизатора, а не ваша.
3. трудно сказать что-то определенное, тестить надо (хотя бы в сигналтапе). хотя, думается, зря вы без sop/eop делаете.