Доброго времени суток!
Вот столкнулся с проблемой трассировки интерфейса DDR-2 памяти, в частности вопрос - так как линии адреса и контроля (A0-A13, RAS, CAS, BA0-BA2 и др.) относятся к классу SDR, нужно ли их уравновешивать по "клоку" относительно длины проводников?

Заранее благодарен за помощь!

Посмотрите - может пригодится
"Hardware and Layout Design
Considerations for DDR2 SDRAM
Memory Interfaces"

Вообще, рекомендации по разводке DDR2 у разных производителей разные и многое зависит от особенностей реализации и возможных проблем конкретного контроллера памяти. Так что лучше сначала обратиться к родной документации и референс-дизайнам, если они доступны.

Если в лоб, то Вы можете сделать расфазировку в 2 раза больше, чем для шины данных.

А так - зависит от фронта и тактовых частот, от количества нагрузок на линии: чип, пара чипов, модуль, группа модулей. Если у вас один чип, и общая длина трасс не превышает 2 дюймов, то можете рискнуть и не выравнивать. По крайней мере это актуально для DDR, и в большинстве документов, которые я читал было так написано.

В жизни лучше расчет. Посмотрите на перекос фаз контроллера памяти на этих линиях, посмотрите время установления, время удержания ... Из этих цифр вы можете расчитать окно данных, в котором можно защелкивать данные без ошибок. Если оно большое, то незначительный перекос в шине адреса и сигналов управления по идее не должен сыграть большой роли. Обычно для расчета я пользуюсь простой формулой: 6.5...7 пс/мм - это время задержки при прохождении фронта по микрополосковой линии передачи на FR-4 с зеленкой. Весьма просто.

Если у вас группа модулей или чипов, то тут всё хуже. При прохождении данных через модуль/чип емкость входа уменьшает крутизну сигнала, и следующий чип получит более расплывчатый фронт. Это актуально для шлейфовой топологии с ответвлениями. Тут лучше моделировать и смотреть глазковые диаграммы. Иначе это будет гадание на кофейной гуще. Можете сделать предварительный расчет влияния емкости буфера по [1]. Но на деле линейная емкость вывода взятая из документации отличается от нелинейной емкости с паразитными параметрами вывода в IBIS модели. IBIS придает моделированию существенно больший звон чем просто линейная емкость.

Кроме выравнивания подумайте о стеке слоев ПП, густоте расположения via при переходе с одного опорного слоя на другой, расположении блокировочных конденсаторов, возможных кросс помехах между близко расположенными линиями и ЭМС, если она для вас критична.

1. Г. Джонсон М. Грэхэм "Конструирование высокоскоростных цифровых устройств. Начальный курс черной магии".

Господа, благодарю всех за помощь! Информация которой вы поделились, весьма полезна!

Рекомендации конкретного производителя процессора или ПЛИС без сомнения важны, но я считаю, что также стоит иметь ввиду рекомендации производителя микросхем памяти. Вот например рекомендации по трассировке DDR2 от Micron.

Не понятно мне что делать с этой DDR2. C одной стороны имеем теорию от ti и фотографию embest-овской платы с резисторами, с другой стороны видим на фотографии boardcon-овской платы резисторов нет. Подкиньте пожалуйста ещё информации для размышления (может схемку кита какого-нибудь).

Встечал несколько референс-дизайнов - тоже без резисторов.
В основном это дизайны с 1 чипом DDR-2. Встречал и с 1-м чипом и резисторами
Сам ставил в свои проекты как надо, в конечном счете их можно и не паять.

Вообщем - HyperLynx Вам поможет.

Гиперлинк это само собой.П Просто нужно знать примерно что от него ожидать: какие правила применять к группам цепей и какой результат должен получиться.

У микросхем памяти DDR2 (micron) оказывается внутренние резисторы есть терминирующие. Их ножкой включать и отключать можно.

Есть, но только на сигналах данных, если память не изменяет.

В Гипере уже подумали за нас. Там есть визард готовый под моделирование DDR.
Он в отчете все и скажет (overshot\undershot и т.п.)
Я один раз запускал его когда-то давно - вроде все ясно-понятно.

Укажите на принципиальные отличия (если таковые есть) в подходе проектирования платы под DDR и под DDR2. Вот подробнейший мануал для DDR. На что мне нужно обратить внимание?

У меня в трассах длина колеблется от 14 до 24 мм. Память DDR2-333. В даташите на проц. написано, что нужно выравнивать до 2.54 мм. Так ли это важно на таких частотах? Ведь 10мм это 6*10 = 60пс. Период клока - 6нс. Так ли важен этот 1%? Может обойтись без выравнивания? Ведь каждый изгиб на трассе это отражение, а резисторов у меня нет. Что скажете? Чем рискнуть, целостностью сигналов или задержкой?

Да хотя бы на то, что в DDR2 терминация по данным встроенная...
Учите матчасть

По-моему 10 мм (в 4 раза больше нормы) это многовато. Ведь даташиты на процы не дураки пишут и про все эти периоды клоков и скорости распространения сигналов им известно. Для микросхем памяти тоже подобные разбросы указаны.
Вот здесь как раз обсуждали http://electronix.ru/forum/index.php?showt...=58631&st=0 DDR-2 и есть там мнения, что "реально и равнять не надо", но я бы не стал к ним прислушиваться. А резисторы для DDR-2 вроде и не требуются.