|
|
  |
Моделирование LVDS в Hyperlynx по IBIS моделям от Xilinx, не вкурил |
|
|
|
Dec 15 2010, 13:13
|
Участник

Группа: Участник
Сообщений: 29
Регистрация: 21-10-09
Из: С-Петербург
Пользователь №: 53 113

|
Попытался тут сгенерить IBIS модель в ISE и обнаружил, что LVDS приемники в модель не попадают. LVDS драйверы и всякие LVCMOSы при этом транслируются нормально. Это кривые руки или кривой ISE? Или есть какая-то хитрость? ISE 12.3, Spartan-6. Потом накидал простую схемку в Hyperlynx. LVDS передатчик (модель для Virtex-4) + диф.линия 100 Ом + нагрузка 100 Ом и такой же LVDS приемник (см. рисунок) . Вроде все должно быть согласовано, однако возникают вполне ощутимые отражения. В чем подвох?
Эскизы прикрепленных изображений
|
|
|
|
|
Dec 15 2010, 15:15
|
Злополезный
   
Группа: Свой
Сообщений: 608
Регистрация: 19-06-06
Из: Russia Taganrog
Пользователь №: 18 188

|
Ну вот например, если обратиться к документу Spartan-6 FPGA SelectIO Resources и залезть в раздел Internal Termination, то можно найти, что супостат рисует 2 линии с собственным волновым сопротивлением 50Ом, а не 62.3 - как у Вас. Думаю отсюда и все заморочки. В принципе у Вас несколько переменных, толщина проводника, зазор между ними и толщина между слоями - и всего 2 ограничения: 50 Ом у каждого проводника персонально и 100 Ом - дифференциально. Вроде можно подобрать такую конфигурацию проводников, чтобы это всё выполнялось (ну, в крайнем случае: выполнялось с приемлемыми допусками). Попробуйте с этой стороны подойти к вопросу.
|
|
|
|
|
Dec 15 2010, 15:37
|
Участник

Группа: Участник
Сообщений: 29
Регистрация: 21-10-09
Из: С-Петербург
Пользователь №: 53 113

|
Цитата(Boris_TS @ Dec 15 2010, 21:15)  Ну вот например, если обратиться к документу Spartan-6 FPGA SelectIO Resources и залезть в раздел Internal Termination, то можно найти, что супостат рисует 2 линии с собственным волновым сопротивлением 50Ом, а не 62.3 - как у Вас. Думаю отсюда и все заморочки. В принципе у Вас несколько переменных, толщина проводника, зазор между ними и толщина между слоями - и всего 2 ограничения: 50 Ом у каждого проводника персонально и 100 Ом - дифференциально. Вроде можно подобрать такую конфигурацию проводников, чтобы это всё выполнялось (ну, в крайнем случае: выполнялось с приемлемыми допусками). Попробуйте с этой стороны подойти к вопросу. Я делал несвязную диф.линию - 50 Ом линии без связи по боковой стороне, т.е. то, о чем Вы говорите. Результат аналогичный.
|
|
|
|
|
Dec 16 2010, 03:32
|
Профессионал
    
Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770

|
Цитата(Ezhen @ Dec 15 2010, 19:13)  Попытался тут сгенерить IBIS модель в ISE и обнаружил, что LVDS приемники в модель не попадают. Я честно говоря всегда делал как вы в нижеследующем опыте - брал IBIS из скачанных файлов, а не сгенерированный ISE. Цитата(Ezhen @ Dec 15 2010, 19:13)  Потом накидал простую схемку в Hyperlynx. LVDS передатчик (модель для Virtex-4) + диф.линия 100 Ом + нагрузка 100 Ом и такой же LVDS приемник (см. рисунок) . Вроде все должно быть согласовано, однако возникают вполне ощутимые отражения. В чем подвох? Подвоха нет - важно то, что на приемной стороне, а там все хорошо. Однако могу посоветовать моделировать не edge, а oscillator или еще лучше PRBS и смотреть глазок, потому что edge в данном случае дает очень приблизительное представление о качестве линии.
|
|
|
|
|
Dec 16 2010, 04:38
|
Участник

Группа: Участник
Сообщений: 29
Регистрация: 21-10-09
Из: С-Петербург
Пользователь №: 53 113

|
Цитата(DmitryR @ Dec 16 2010, 09:32)  Подвоха нет - важно то, что на приемной стороне, а там все хорошо. На приемной стороне тоже не совсем все хорошо. Выброс более 10%. Для практики может и нормально, но не понятно откуда взялось. Почему появилось отражение, если все согласовано? Те же LVCMOS ведь согласуются идеально Цитата(DmitryR @ Dec 16 2010, 09:32)  Однако могу посоветовать моделировать не edge, а oscillator или еще лучше PRBS и смотреть глазок, потому что edge в данном случае дает очень приблизительное представление о качестве линии. Не могли бы Вы пояснить, почему качество линии лучше выявляется при подаче меандра, а не единичного скачка? Я думал наоборот - проверяя линию по фронту мы, грубо говоря, получаем переходную характеристику линии, в которой увидим до конца весь переходный процесс (все отражения). Это и показывает нам качество всех согласований. А подавать такт полезно, когда надо проверить, как отражения сложатся при конкретной рабочей частоте. Так или иначе, результат для фронта, такта и глазковой диаграммы примерно совпадает. Приложенные графики построены для приемника при той же схеме.
Сообщение отредактировал Ezhen - Dec 16 2010, 04:38
Эскизы прикрепленных изображений
|
|
|
|
|
Dec 16 2010, 05:30
|
Профессионал
    
Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770

|
Цитата(Ezhen @ Dec 16 2010, 10:38)  Для практики может и нормально, но не понятно откуда взялось. Почему появилось отражение, если все согласовано? Те же LVCMOS ведь согласуются идеально Потому что повсюду есть еще как минимум заметные емкости (например, емкость входа - 5 pF примерно), а возможно и индуктивности - линия-то у вас немаленькая заявлена. Что касается LVCMOS - попробуйте поставить ему максимальный ток (что требуется для получения крутого фронта при частотах более 100 МГц) и согласовать на пятнадцатисантиметровую трассу. Цитата(Ezhen @ Dec 16 2010, 10:38)  Не могли бы Вы пояснить, почему качество линии лучше выявляется при подаче меандра, а не единичного скачка? Потому что бывает явление резонанса, например. Вот у вас сейчас в линии при моделировании фронта есть затухающие колебания - попробуйте в линию подайте меандр с частотой этих колебаний. А PRBS имеет еще более широкий спектр, и тестирует не захватывает ли спектр сигнала при передаче реальных данных с заданной шириной бита резонансную частоту линии.
|
|
|
|
|
Dec 16 2010, 06:23
|
Участник

Группа: Участник
Сообщений: 29
Регистрация: 21-10-09
Из: С-Петербург
Пользователь №: 53 113

|
Цитата(DmitryR @ Dec 16 2010, 11:30)  Потому что бывает явление резонанса, например. Вот у вас сейчас в линии при моделировании фронта есть затухающие колебания - попробуйте в линию подайте меандр с частотой этих колебаний. Ну я об этом и говорил. Меандр полезен для проверки линии на конкретной рабочей частоте. А качество согласования линии самой по себе лучше видно на переходном процессе. Цитата(DmitryR @ Dec 16 2010, 11:30)  Потому что повсюду есть еще как минимум заметные емкости (например, емкость входа - 5 pF примерно), а возможно и индуктивности - линия-то у вас немаленькая заявлена. Что касается LVCMOS - попробуйте поставить ему максимальный ток (что требуется для получения крутого фронта при частотах более 100 МГц) и согласовать на пятнадцатисантиметровую трассу. Да, виноваты паразиты. Изменил входную емкость приемника в ИБИС-модели до нуля и все стало идеально. На рисунке приведены варианты с входной емкостью LVDS приемника 8 пФ (исходная) и 0 пФ. Спасибо, что помогли разобраться!
Эскизы прикрепленных изображений
|
|
|
|
|
Dec 17 2010, 08:27
|
Участник

Группа: Участник
Сообщений: 29
Регистрация: 21-10-09
Из: С-Петербург
Пользователь №: 53 113

|
Цитата(_Anatoliy @ Dec 17 2010, 13:54)  А в чём надписи на картинках делаете? Просмотрщик FastStone. Freeware. У него там, в частности, есть набор функций для подрисовывания к имеющимся изображениям.
|
|
|
|
|
Dec 17 2010, 08:39
|
Знающий
   
Группа: Свой
Сообщений: 610
Регистрация: 22-04-05
Пользователь №: 4 410

|
Цитата(Ezhen @ Dec 17 2010, 14:27)  Просмотрщик FastStone. Freeware. У него там, в частности, есть набор функций для подрисовывания к имеющимся изображениям. Сколько лет пользуюсь, а не знал о такой фичи. Спасибо!
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|