реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
 
 Reply to this topicStart new topic
> Для чего Vref пины в CycloneIII
Fynjisx
сообщение Jan 5 2011, 13:51
Сообщение #1


студент
****

Группа: Свой
Сообщений: 571
Регистрация: 3-07-08
Из: Russia
Пользователь №: 38 712
Здраствуйте!
Для чего Vref пины в каждом банке CycloneIII?


--------------------
С Уважением...
Go to the top of the page
 
+Quote Post
Methane
сообщение Jan 5 2011, 14:10
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 3 615
Регистрация: 12-01-09
Из: США, Главное разведовательное управление
Пользователь №: 43 230
Цитата(Fynjisx @ Jan 5 2011, 18:51) *
Здраствуйте!
Для чего Vref пины в каждом банке CycloneIII?

Скорее всего если на лапке того-же пина напряжение больше чем Vref, то на входе 1. А если меньше чем Vref, то ноль. Посмотрите в IO стандартрах.
Go to the top of the page
 
+Quote Post
alexPec
сообщение Jan 5 2011, 17:03
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 284
Регистрация: 9-04-06
Пользователь №: 15 968
Цитата(Methane @ Jan 5 2011, 20:10) *
Скорее всего если на лапке того-же пина напряжение больше чем Vref, то на входе 1. А если меньше чем Vref, то ноль. Посмотрите в IO стандартрах.

Да, вроде для стандарта SSTL, тот что для ддр памяти используется, а vref - для банка IO.

Сообщение отредактировал alexPec - Jan 5 2011, 17:03
Go to the top of the page
 
+Quote Post
almost
сообщение Jan 13 2011, 14:17
Сообщение #4


Частый гость
**

Группа: Свой
Сообщений: 199
Регистрация: 27-05-09
Из: Москва
Пользователь №: 49 648
Используется для "Voltage-Referenced I/O Standard Termination", т.е. для таких интерфейсов как HSTL Class I,II и SSTL Class I,II. Более подробно написано в Cyclone III device handbook, стр.113-114.
Go to the top of the page
 
+Quote Post
Fynjisx
сообщение Jan 14 2011, 16:10
Сообщение #5


студент
****

Группа: Свой
Сообщений: 571
Регистрация: 3-07-08
Из: Russia
Пользователь №: 38 712
Цитата(almost @ Jan 13 2011, 21:17) *
Используется для "Voltage-Referenced I/O Standard Termination", т.е. для таких интерфейсов как HSTL Class I,II и SSTL Class I,II. Более подробно написано в Cyclone III device handbook, стр.113-114.

да читал я handbook, воттолько нефига не понял, поэтому и задал здесь вопрос в надежде что может здесь как нибудь доступнее и проще обьяснят

Сообщение отредактировал Fynjisx - Jan 14 2011, 16:10


--------------------
С Уважением...
Go to the top of the page
 
+Quote Post
 

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 18th July 2025 - 08:52
Рейтинг@Mail.ru


Страница сгенерированна за 0.01379 секунд с 7
ELECTRONIX ©2004-2016