Никак не могу найти драйвер для XPS Multi-CHannel External Memory Controller (XPS MCH EMC).

Открываю папкe microblaze_0\libsrc\emc_v3_01_a\src , а там пустота...

В EDK-шном каталоге все заголовники пустые.

То есть драйвер для этого контроллера не сгенерился. Что мне делать? Мне нужно организовать чтение и запись во внешнюю Micron SDRAM в режиме burst mode.

Колупаюсь уже 2 недели, никак не пойму что делать.

Помогите, люди добрые!

Почитайте и попытайтесь разобраться xapp967,
будет полезно для понимания принципа построения подобных процессорных систем.

>> Почитайте и попытайтесь разобраться xapp967,

Да я читал подобную доку, даже успешно добавил в user_logic.vhd одно наше IP-ядро.

Да и нету смысла мне свое IP-ядро памяти или контроллера добавлять к заготовке из Create and inport peripheral.

Просто нужно быстро скачать информацию и, сделав рассчет, быстро записать ее в другую память

Для этого в Микробе есть FSL. Команда чтения или записи в FSL выполняется за 1 такт, а интерфейс снаружи как у обычного фифо.
Вешаете туда своё IP в виде контроллера SRAM и получаете сверхскоростной блочный доступ.

IP ядра легко создаются с помощью встроенного визарда.

>> Вешаете туда своё IP в виде контроллера SRAM и получаете сверхскоростной блочный доступ.

Хмм... Запутался. Контроллер SRAM с интерфейсом FSL уже есть готовый?

Или мне надо создать FSL-болванку в create and import peripheral, а потом добавить к нему как-то ядро контроллера SRAM?

Надо FSL туннель между microblaze и Вашей частью в FPGA. Можно использовать FIFO FSL для обмена. FSL в какой-то степени можно считать аналогом link port TigerShark.

>>Надо FSL туннель между microblaze и Вашей частью в FPGA.

Не до конца понятно Ну да ладно, завтра на работе буду все смотреть, заодно и FSL попробую, если что отпишусь, ну и о результатах соот-но отпишу, если они будут

Спасибо большое всем отписавшимся, вы мне многое прояснили!

Вопсчем попробовал CDMA на шине PLB. 12 тактов на передачу слова получается. Не шустро. Видимо придется рарзрубать FSL.
У кого-то может были показатели с CDMA лучше? Если таковые имеются, прошу пожалуйста кратенько отписать (при желании и возможности, естественно).

Спасибо.

mdmitry


А можно пожалуйста поподробнее пояснить про FSL-туннель пояснить? Для меня сейчас эта информация на вес золота. Был бы очень благодарен. Спасибо.

Этот туннель написан коллегой на vhdl, подробности не знаю. Он вдохновлялся какой-то информацией из сети. Для microblaze используются два FSL: мастер и слейв. Программно получается как один двунаправленный канал обмена. Насколько я понял, в туннеле описан обмен по шине FSL в соответствие с документацией от Xilinx, описаны, кажется, все сигналы, а сколько используется из них не знаю. В сети видел проекты западных университетов, где несколько ядер microblaze обменивались данными по FSL.

Большое спасибо за ответ!
А как быть с контроллерами памяти? Я так понимаю, что внутреннюю память ПЛИС можно использовать при формировании в create and import peripheral оболочки с интерфейсом FSL и последующим добавлением (на определенном шаге тулзы) памяти в эту оболочку.
А как же быть с внешней памятью? Придется, видимо, писать свой контроллер?..

Я тут подитожил свои мысли, и понял такую вещь. Если хочется использовать внешнюю память, то можно использовать шину PLB с доработкой контроллера, чтобы повысить скорость работы с памятью(burst режим). Либо использовать шину FSL, контроллеров для которой нет среди IP-ядер, и писать свой контроллер для памяти. Насколько я прав?