AD9.2
Иерархический многоканальный проект.
При соединении в порядке Порт (с верхнего уровня) - Цепь с именем - Вход (на лист нижнего уровня) появляется сообщение "Net with possible connection problem".
И порт, и имя цепи, и имя входа на лист - одинаковые.
Настройки проекта: Hierarchical (sheet entry <-> port connection)
Вопрос: Из-за чего может возникнуть такое сообщение?

PS: Предлагаю в этой теме обсуждать причины возникновения ошибок и предупреждений при компиляции. А так же - на что они могут повлиять. Как показывает опыт - не все ошибки можно игнорировать, иногда они приводят к нежелательным эффектам.

Выяснилась причина ошибки: направление порта было установленно - Bidirectional. В то время как направление SheetEntry - Unspecified.

Вывод - необходимо для порта и для ввода в лист ставить одинаковое направление сигнала.

Ну по этой причине я использую только Unspecified
А вид и направление выше можно отдельно настраивать.

В схеме появилось при компиляции сообщение: "Duplicate Net Names Wire N000-1 (Inferred)".
До этого (на этом листе) такого сообщения не было.
При этом - все цепи проименованы принудительно. Неименованных цепей не видно.
При выборе сообщения об ошибке - выскакивает окошко "Compile Errors", в котором указываются две одноименные цепи.
Попытки как-то щелкнуть на них ни к чему не приводят.

От чего могла возникнуть эта ошибка?
Как найти эти цепи, чтобы их удалить?

Посмотрите через панель Navigator

Через панель Navigator такой цепи не видно.
Попробуйте скомпилировать/поискать ошибку или цепь.

Если есть не именованные BUS-- это тоже приводит к таки сообщениям

Неименованых шин тоже нет.
По идее - если цепь появляется в Compile Error, то щелкнув по ней - можно увидеть ее на схеме.
А здесь - она даже на схеме не показывается.

У меня такого сообщения при компиляции нет, зато появляются другие - см. рис. Подскажите, гуру, что это за ошибка?

Это сообщение о том, что нет источника в указанной цепи.
Они имеют значение только если контролировать входы и выходы.
В данном случае я просто отключил и игнорирую эти сообщения.

Спасибо за подсказку, но при открытии вашей схемы у меня Project Option неактивный, поэтому отключить не получается. Но вашей ошибки при компиляции вашей схемы у меня нет

Заметил еще один загадочный глюк:
Фрагмент схемы (с фильтрующими емкостями по питанию) скопировал с другого листа схемы.
Там при компиляции вылезает та же ошибка.
Но, что еще интереснее оказалось.
После копирования я сбросил имена конденсаторов в C?
При аннотировании - АД, непонятно с чего, пронумеровал их частично так же, как на другом листе схемы.
Причем порядок аннотирования вообще непонятен: ни с конца, ни с начала, а где-то с середины (С5) хотя на этом листе других конденсаторов нет и не было.
Unique ID различные.

Что вы компилируете? Если схему, то не понятно зачем....Если проект, то где он и какие там настройки компиляции?

в данном случае - только один лист схемы.
при компиляции проекта ошибок нет.

У меня всегда возникает вопрос - что проверяется при компиляции схемы?! При компиляции проекта, настройки задаются в Project Options.
В общем компиляция схемы - это неправильное действие...Я вообще склонен думать, что это бага - давать возможность компилировать все, что лежит в проекте....так ведь можно и PDF-ник откомпилировать)))) Для ПЛИСоводов это конечно нужно, а вот при создании проекта платы компиляция схемы абсолютно бессмыслена!!!