реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> PAL\NTSC в SVGA
mr_ia
сообщение Oct 25 2010, 06:40
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 39
Регистрация: 13-02-07
Пользователь №: 25 311



День добрый.
Вопрос избитый по преобразованию PAL\NTSC в SVGA .
По форуму есть много таких тем, но все завязаны на ПЛИС. Кто нибудь делал подобное без ПЛИС.

Есть вариант на AL250\AL251 от AVERLOGIC http://www.averlogic.com/product_video.htm в связке с декодером например таким http://www.averlogic.com/AL242C-LF-PBF.htm Но не нравится этот вариант тем что максимальное разрешение будет VGA, а хочется SVGA.

Можно попробовать связку ADV7401>AD9889B> CH7317B http://www.chrontel.com/pdf/7317bds.pdf от Chrontel
Но смущает что подключаться будет не к монитору и соответсвенно могут быть проблеммы с разрешением (Intel® SDVO Opcode устройство сообщить не сможет).
К тому же как то громоздко получается...

Мб кто либо сталкивался с такой проблеммой. Подскажите куда копать (без ПЛИС).
Go to the top of the page
 
+Quote Post
torik
сообщение Nov 8 2010, 17:59
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 113
Регистрация: 1-11-05
Пользователь №: 10 359



А чем все-таки ПЛИС не устраивает? Ну можно еще взять какой-нибудь сигнальный процессор с возможностью подключения дисплея, но это будет ничуть не проще...
Ведь PAL еще надо будет масштабировать, делать прогрессивную развертку, обязательно буфферизировать...


--------------------
Быть. torizin-liteha@yandex.ru
Go to the top of the page
 
+Quote Post
mr_ia
сообщение Nov 23 2010, 09:25
Сообщение #3


Участник
*

Группа: Участник
Сообщений: 39
Регистрация: 13-02-07
Пользователь №: 25 311



Извините, не мог ответить.
Вот именно, что хотелось бы аппаратно решить проблему.
Go to the top of the page
 
+Quote Post
torik
сообщение Nov 29 2010, 06:57
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 2 113
Регистрация: 1-11-05
Пользователь №: 10 359



Цитата
Вот именно, что хотелось бы аппаратно решить проблему.

ПЛИС - это и есть аппаратно...


--------------------
Быть. torizin-liteha@yandex.ru
Go to the top of the page
 
+Quote Post
balk
сообщение Feb 27 2011, 18:06
Сообщение #5


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 22-11-09
Пользователь №: 53 792



на AL250 преобразователь нч-видео в VGA сделал. могу поделиться опытом если кому интересно.
это решение только для мониторв ,которые могут поддерживать 50 Гц развертки
некоторе время назад застрял на реализации более гибкой системы на AL260.. если бы найти кого
интересующегося этим решением...
Go to the top of the page
 
+Quote Post
aaarrr
сообщение Feb 28 2011, 18:09
Сообщение #6


Гуру
******

Группа: Свой
Сообщений: 10 713
Регистрация: 11-12-04
Пользователь №: 1 448



Цитата(balk @ Feb 27 2011, 21:06) *
некоторе время назад застрял на реализации более гибкой системы на AL260.. если бы найти кого
интересующегося этим решением...

AL260 требует изрядных плясок с бубном порой sm.gif Могу подсказать что-нибудь, если надо.
Go to the top of the page
 
+Quote Post
balk
сообщение Mar 1 2011, 08:24
Сообщение #7


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 22-11-09
Пользователь №: 53 792



Цитата(aaarrr @ Feb 28 2011, 21:09) *
AL260 требует изрядных плясок с бубном порой sm.gif Могу подсказать что-нибудь, если надо.

очень даже надо rolleyes.gif
не могу разобраться с организацией памяти
использую две имс IS42S16100-7T
линию BANK0 сажу на линию А11 памяти, а BANK1 ,так понимаю, остается свободной?
коэфициент К при вычислении DRAMINSIZE в одних документах 8 в других 4 -чем он определяется?
что определяет бит 5 регистра DRAM CONTROL1 (2A)?
...знали бы в AVERLOGIC сколько я им мысленных "благодарностей" послал за "толковую" документацию! wacko.gif
Go to the top of the page
 
+Quote Post
aaarrr
сообщение Mar 1 2011, 14:58
Сообщение #8


Гуру
******

Группа: Свой
Сообщений: 10 713
Регистрация: 11-12-04
Пользователь №: 1 448



Цитата(balk @ Mar 1 2011, 11:24) *
использую две имс IS42S16100-7T
линию BANK0 сажу на линию А11 памяти, а BANK1 ,так понимаю, остается свободной?

Думаю, именно так и нужно подключать. Правда, у меня для унификации везде стояли 4-х банковые ИМС памяти,
но сейчас специально проверил - BA1 всегда в нуле.

Цитата(balk @ Mar 1 2011, 11:24) *
что определяет бит 5 регистра DRAM CONTROL1 (2A)?

По идее, он выбирает бит адреса, по которому переключается банк. Зачем это сделано, и зачем может понадобиться - великая
тайна, так как нормальную карту памяти Averlogiс нигде не засветил. С очень большой долей вероятности вам нужно
будет записать в этот регистр значение 0x47, т.е. бит 5 = 0.

Цитата(balk @ Mar 1 2011, 11:24) *
коэфициент К при вычислении DRAMINSIZE в одних документах 8 в других 4 -чем он определяется?

DRAMINSIZE измеряется в блоках по 8 точек.
Go to the top of the page
 
+Quote Post
balk
сообщение Mar 1 2011, 16:30
Сообщение #9


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 22-11-09
Пользователь №: 53 792



aaarrr СПАСИБО БОЛЬШОЕ за информацию!
Уже не чаял , что достану из закутка свою заброшенную плату.
Но теперь с Вашей помощью надеюсь оживить проект.
еще несколько вопросиков
-устанавливаются ли в особой последовательности биты регистра DRAMACCESSCONTROL (20h),
регенерация нужна?
-насколь принципиально выставлять FIFO LEVEL (22h,23h)
-в каких попугаях задуман DRAMMINREFRESH (28h)

интересно. AverLogic вообще заинтересованы в применении своих микросхем?
зачем так затуманивать документацию?
Go to the top of the page
 
+Quote Post
aaarrr
сообщение Mar 1 2011, 17:13
Сообщение #10


Гуру
******

Группа: Свой
Сообщений: 10 713
Регистрация: 11-12-04
Пользователь №: 1 448



Цитата(balk @ Mar 1 2011, 19:30) *
-устанавливаются ли в особой последовательности биты регистра DRAMACCESSCONTROL (20h),
регенерация нужна?

У меня последовательность такая:
- перед инициализицией всех остальных регистров контроллера SDRAM - 00h
в самом конце последовательно с небольшими паузами:
- Enable power up (04h)
- Enable DRAM setmode cycle (80h)
- Enable DRAM refresh; Enable Input & Output (29h)

Цитата(balk @ Mar 1 2011, 19:30) *
-насколь принципиально выставлять FIFO LEVEL (22h,23h)

В обоих стоит 04h. Насколько принципиально - не помню sad.gif

Цитата(balk @ Mar 1 2011, 19:30) *
-в каких попугаях задуман DRAMMINREFRESH (28h)

В периодах VSYNC. В обычном случае (64мс) это будет 3 периода для 60Hz VSYNC. Но можно просто записать 1, это не принципиально.

Цитата(balk @ Mar 1 2011, 19:30) *
интересно. AverLogic вообще заинтересованы в применении своих микросхем?
зачем так затуманивать документацию?

Вопрос скорее риторический. Меня выручало ручное изменение регистров в реальном времени методом тыка - это оказалось более эффективно, чем задавать вопросы поддержке.
Go to the top of the page
 
+Quote Post
balk
сообщение Mar 2 2011, 06:39
Сообщение #11


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 22-11-09
Пользователь №: 53 792



ОГРОМНОЕ СПАСИБО
даже не представлял, что есть коллеги, знающие сей предмет- АЛ260
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 10th July 2025 - 20:57
Рейтинг@Mail.ru


Страница сгенерированна за 0.05781 секунд с 7
ELECTRONIX ©2004-2016