| |
 подключение DDRII SDRAM к Spartan-6, какие куда |
|
|
2 страниц 
< 1 2
|
 |
Ответов
(15 - 23)
|
|
 Apr 5 2011, 08:59
|
Знающий
Группа: Свой
Сообщений: 815
Регистрация: 7-06-06
Из: Харьков
Пользователь №: 17 847
|
Цитата(Victor® @ Apr 5 2011, 11:54)  Что-то Вы Vref и Vtt путаете Спасибо! Писал по-памяти... Проект не мой. Тут главное идея, чтобы не сделать грубую ошибку. Просто вторые ноги входных компараторов подключены к этой опоре....
Сообщение отредактировал Мур - Apr 5 2011, 09:14
|
|
|
|
|
|
|
|
Apr 5 2011, 09:12
|
Знающий
Группа: Свой
Сообщений: 815
Регистрация: 7-06-06
Из: Харьков
Пользователь №: 17 847
|
Цитата(Victor® @ Apr 5 2011, 12:02) Кстати, много есть дизайнов (от фрискейла знаю как минимум 3 шт.), где нет ни дампинг резисторов, ни терминации
и опора простым делителем сделана. НО, смотрел на разводку - все вылизано, и наверняка промоделировано. Ух ты! А народ с демоборда слизал(на всякий случай). Ещё удивлялся, нафига терминаторы городить, когда внутри ПЛИС всё это есть? В спешке на заводе монтаж сделали полный. Лень было выпаивать... Работает? В продажу, срочно! Опора простым делителем? Это круто... Зачем тогда специальные мудрёные микросхемы для этого? Точок, считал, приличный, а место ответственное..
Сообщение отредактировал Мур - Apr 5 2011, 09:14
|
|
|
|
|
|
|
|
Apr 5 2011, 10:38
|
Lazy
Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76
|
Цитата(Мур @ Apr 5 2011, 12:12) Ух ты! А народ с демоборда слизал(на всякий случай). Ещё удивлялся, нафига терминаторы городить, когда внутри ПЛИС всё это есть?
В спешке на заводе монтаж сделали полный. Лень было выпаивать... Работает? В продажу, срочно!
Опора простым делителем? Это круто... Зачем тогда специальные мудрёные микросхемы для этого? Точок, считал, приличный, а место ответственное.. По Vref нет большого тока. "Мудреные микросхемы" дают кроме Vref еще и Vtt. По Vtt может быть большое потребление. Обычно применяют эти микросхемы, когда DDR контроллер даботает на модули памяти. т.е. когда много DDR чипов. Если DDR память распаяна на плате (и думаю не более 2-х реально), то можно Vtt не использовать, а Vref сделать делителем. но это необходимо моделировать в HyprLynx, например.
--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
|
|
|
|
|
|
|
|
Apr 5 2011, 11:03
|
Участник
Группа: Участник
Сообщений: 46
Регистрация: 4-03-09
Из: Санкт-Петербург
Пользователь №: 45 656
|
Спасибо за советы по питанию памяти
уважаемые, спрашиваю вас как чайник в этом вопросе - в случае подключения памяти без MIС я задаю список сигналов входов/выходов, получаю текстовое описание того же самого, куда необходимо добавить логику работы моей DDR3 и после определения Pin location вписать соответствующие пины, чтобы и подключить память напрямую? Или как проделывается непосредственное подключение?
и в случае подключения памяти через MIC как все происходит? после Core Generator'а полученный файл как нужно использовать?
|
|
|
|
|
|
|
|
Apr 5 2011, 11:06
|
Знающий
Группа: Свой
Сообщений: 815
Регистрация: 7-06-06
Из: Харьков
Пользователь №: 17 847
|
Цитата(Victor® @ Apr 5 2011, 13:38) По Vref нет большого тока."Мудреные микросхемы" дают кроме Vref еще и Vtt. Естественно.Вход компаратора! Основное назначение имс шина данных... Резисторы к Vtt и подключены. Цитата(Victor® @ Apr 5 2011, 13:38) По Vtt может быть большое потребление.
Обычно применяют эти микросхемы, когда DDR контроллер даботает на модули памяти. т.е. когда много DDR чипов.
Если DDR память распаяна на плате (и думаю не более 2-х реально), то можно Vtt не использовать, а Vref сделать делителем.
но это необходимо моделировать в HyprLynx, например. По моему Vtt "дышит" синхронно с Vref/ Поправтье меня. Что-то туманно в памяти за давностью... Цитата ....логику работы моей DDR3 Топик изначально про DDR2!!!!!
Сообщение отредактировал Мур - Apr 5 2011, 11:29
|
|
|
|
|
|
|
|
Apr 5 2011, 11:26
|
Lazy
Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76
|
Цитата(Мур @ Apr 5 2011, 14:06) Естественно.Вход компаратора! Основное назначение имс шина данных... Резисторы к Vtt и подключены.
По моему Vtt "дышит" синхронно с Vref/ Поправтье меня. Что-то туманно в памяти за давностью... Боюсь обмануть - гляньте стандарт или доки на регуляторы.  Цитата(radistka @ Apr 5 2011, 14:03) Спасибо за советы по питанию памяти
уважаемые, спрашиваю вас как чайник в этом вопросе - в случае подключения памяти без MIС я задаю список сигналов входов/выходов, получаю текстовое описание того же самого, куда необходимо добавить логику работы моей DDR3 и после определения Pin location вписать соответствующие пины, чтобы и подключить память напрямую? Или как проделывается непосредственное подключение?
и в случае подключения памяти через MIC как все происходит? после Core Generator'а полученный файл как нужно использовать? "Что-бы задать вопрос - надо знать половину ответа" © Совет: поищите на сайте и почитайте документацию Xilinx, сделайте какой-то туториал, посмотрите реф. дизайны на S6, которые идут с оценочными платами.
--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
|
|
|
|
|
|
|
|
Apr 5 2011, 11:34
|
Знающий
Группа: Свой
Сообщений: 815
Регистрация: 7-06-06
Из: Харьков
Пользователь №: 17 847
|
Цитата(Victor® @ Apr 5 2011, 14:26) Боюсь обмануть - гляньте стандарт или доки на регуляторы. Как же, как же "Если ничего не получается, то прочитайте, наконец инструкцию" Тут не во мне дело. Это я для любопытствующих, чтобы обратили внимание! Идеально, для четкой работы компаратора напряжения должны быть строго увязаны.... ИМС это должна делать...
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
