у меня проект на Stratix EP1S10 F484C7. также на плате присутствует EPC4 QC100. для прошивки обоих камней использую интерфейс JTAG.
у проекта 2 выхода, 1 сразу со входа (просто пересаживаю на внутренний клок), другой выход после использования DDR SDRAM.
проблема такова:
после включения питания по USB Byte Blaster прошивку на Stratix приходится посылать не меньше двух раз, после первой удачной прошивки все остальные идут удачные. (проблема касается именно второго выхода, первый всегда в норме)
при использовании загрузочной Альтеры конфигурирование происходит неудачно (повторить-то его без отключения питания нельзя)
похоже, пропадает каждое второе слово, такое впечатление что перестают захватываться слова на LDQ у DDR.
сбросы state-machine и pll не помогают.
О чём могут говорить данные симптомы? как может слететь изначально нормально работающая прошивка? Прошу, подскажите!

Сообщение отредактировал Farsch - Apr 20 2011, 07:30