Не пытаться копировать промышленные технологии массового производства, имхо. При пранируемых для начала ~~100мкм нормах (если правильно понял) работоспособную КМОП-схему средней интеграции (счетчики и тп) не получить, будет 100% брак (из-за большой площади схемы при большой плотности дефектов).

Все-таки советую начать с n-МОП, как раньше описывал (можно без "динамики"). Думаю, с заводскими затворами n-МОП будет намного быстрее "кухонной" КМОП.

Советую _заранее_ проанализировать КМОП по занимаемой площади, и сравнить с n-МОП.

Достижение высоких скоростей - не приоритет, главное чтобы работало и выход не 1% :-)

Все говорят что будет большая плотность дефектов - но я пока не понял о какого рода дефектах идет речь:
1) Дефекты интерфейса канал<>диэлектрик<>затвор?
2) Deep level traps
3) Пыль размером с пол тразистора
4) Снижение подвижности носителей/увеличение кол-ва неосновных носителей из-за грязи - ну это не смертельно до некоторой степени

Способы борьбы с первыми тремя - по крайней мере известны.

Насчет процесса - да, начать с PMOS или NMOS это один из годных вариантов, т.к. легирование - пока самое больное место.

Отвечал только за схемотехнику и топологию, в технологию вникал по-минимуму. Много слоев, в каждом есть случайно разбросанные критические дефекты, приводящие к схемотехнически недопустимым утечкам, замыканиям, обрывам. При наличии хотя одного такого критического дефекта схема неработоспособна. Больше ~~5*5 мм^2 старались не делать, хотя даже 10% выход годных устраивал. А тут при 100мкм нормах один только транзистор будет ~~1мм^2. Потечет заметно сток хотя-бы в одной точке - уже брак.