| |
|
  |
 Назначение LVDS выводов |
|
|
|
|
 May 18 2011, 11:33
|
Профессионал
Группа: Свой
Сообщений: 1 088
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082
|
Цитата(nmurzin @ May 18 2011, 15:17)  Я расположил LVDS вывода в 5ом банке руководствоясь картинкой пин планера.
При компиляции возникает ошибка:
Error: Can't place differential I/O pins and/or associated SERDES transmitters or receivers -- location assignments are illegal
Не могу понять в чем дело.
Помогите пожалуйста разобраться ? Значит неправильно планером пользуетесь. Причины мне видятся следующие: 1. Удостовериться что это действительно lvds 2. Проверить правильность подключения пар n/p и не перепутать их 3. На стратиксе4 есть мнимые и истинные lvds (как в циклоне не знаю), проверьте, чтоб Вы случайно выходные сигналы не повесили на "мнимые" lvds PS/ Вы, кстати, в планере точно указали что это сигналы именно lvds?
Сообщение отредактировал bogaev_roman - May 18 2011, 11:42
|
|
|
|
|
|
|
|
May 18 2011, 11:53
|
Частый гость
Группа: Участник
Сообщений: 94
Регистрация: 24-11-10
Из: г.Зеленоград
Пользователь №: 61 141
|
Цитата у Вас получилось, что некоторые выводы в банке используются как TTL/CMOS в результате LVDS не ложится. У меня в пятом банке есть обычные вывода Single Ended 2.5V. Но ведь это не причина чтобы не ложился LVDS ? Эти вывода расположены на расстоянии 5 ножек от выводов LVDS. Цитата попробуйте по варьировать или посмотрите, как quartus предложит расположить выводы в заданном банке. Что нужно сказать пин планеру или квартусу чтобы вывода пятого банка расположились автоматом ? Я пробовал назначить сигналу Location равный Bank5 без указания конкретной ножки, но после компиляции я не увидел в пин планере нового расположения.
|
|
|
|
|
|
|
|
May 18 2011, 13:14
|
Частый гость
Группа: Участник
Сообщений: 94
Регистрация: 24-11-10
Из: г.Зеленоград
Пользователь №: 61 141
|
Я уже убрал из пятого банка все вывода, оставил только один сигнал LVDS. И все равно Error: Can't place differential I/O pins and/or associated SERDES transmitters or receivers -- location assignments are illegal Логики в проекте нет ни какой, еще не заведена. Осталось только застрелиться 
|
|
|
|
|
|
|
|
May 18 2011, 13:25
|
Знающий
Группа: Свой
Сообщений: 693
Регистрация: 21-06-05
Из: Санкт-Петербург
Пользователь №: 6 184
|
нажмите "show fitter placements" Цитата У меня в пятом банке есть обычные вывода Single Ended 2.5V.
Но ведь это не причина чтобы не ложился LVDS ? еще какая причина, если не туда поставили Цитата Осталось только застрелиться crying.gif не надо. иначе так вымрут разработчики
|
|
|
|
|
|
|
|
May 18 2011, 13:48
|
Участник
Группа: Свой
Сообщений: 65
Регистрация: 13-09-10
Из: Israel
Пользователь №: 59 464
|
Цитата(nmurzin @ May 18 2011, 14:53) Эти вывода расположены на расстоянии 5 ножек от выводов LVDS. Вы расстояние (5 ножек) отсчитывали в самом планере или в Pad-View? (последний - определяющий, вызывается правой кнопкой внутри планера). Правило такое: как минимум одна строчка отступа между дифф. и не-дифф. сигналами. Его можно нарушать в след. случаях: или 2.5V сигнал только Input, или 2.5V сигнал изменяется настолько редко что вероятность его влияния на LVDS можно не учитывать - это задается через TOGGLE_RATE "0 MHz". Update: И еще: проверьте что пины которые вы используете как LVDS output помечены как _tx в планерe, а те что дифф. входы соответственно как _rx .
Сообщение отредактировал Cordroy - May 18 2011, 13:52
|
|
|
|
|
|
|
|
May 18 2011, 14:04
|
Частый гость
Группа: Участник
Сообщений: 94
Регистрация: 24-11-10
Из: г.Зеленоград
Пользователь №: 61 141
|
Цитата И еще: проверьте что пины которые вы используете как LVDS output помечены как _tx в планерe,
а те что дифф. входы соответственно как _rx . А это где именно я должен увидеть эти пометки ?
|
|
|
|
|
|
|
|
May 18 2011, 15:32
|
Утомлённый солнцем
Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832
|
Цитата(nmurzin @ May 18 2011, 14:14) Я уже убрал из пятого банка все вывода, оставил только один сигнал LVDS. И все равно Error: Can't place differential I/O pins and/or associated SERDES transmitters or receivers -- location assignments are illegal Логики в проекте нет ни какой, еще не заведена. Осталось только застрелиться Так если проект пустой,выложите его здесь,может у кого будет свободная минутка глянуть...
|
|
|
|
|
|
|
|
May 19 2011, 06:31
|
Частый гость
Группа: Участник
Сообщений: 125
Регистрация: 9-10-05
Из: С.-Петербург
Пользователь №: 9 418
|
Посмотрел проект. Вы выложили неполное сообщение об ошибке, полное выглядит так: Код Error: Can't place differential I/O pins and/or associated SERDES transmitters or receivers -- location assignments are illegal
Error: Pin "MCLK" with Differential 2.5-V SSTL Class I I/O standard must be driven by the external clock output of an enhanced PLL
Info: Input port I of node "MCLK~output_pseudo_diff" is driven by VCC
Error: Pin "LJ_CLK" with Differential 2.5-V SSTL Class I I/O standard must be driven by the external clock output of an enhanced PLL
Info: Input port I of node "LJ_CLK~output_pseudo_diff" is driven by VCC
Info: Fitter preparation operations ending: elapsed time is 00:00:01 Все дело в том, что синтезатор соптимизировал ваш дизайн по самые помидоры - выкинул всю логику и ФАПЧи. Разберитесь с правильным подключенем всех модулей проекта в модуле TOPLevel
|
|
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
