Такое впечатление, что конструктор референса рекомендаций ДДР-2 не видел в принципе... Оно конечно можно попробовать, но я бы так рисковать не стал...
Какой именно синхронизации Вы не увидели в моих дизайнах? Я ведь уже писал - как правило разброс длин/времен без каких-либо доп.мер укладывается в допустимые границы. Зачем же я буду крутить дополнительный "колбасы"?
И никаких спец. материалов, обычный FR-4 во всех дизайнах. Ну может быть высокотемпературный, но не уверен.

А как же волновое сопротивление ?

Ведь очень важно (судя по многим рекомендациям) выдержать сопротивление дифпары 100 ом а проводника 50 ом. ...
Если не секрет какой стек слоёв используете ? точнее даже не весь стек интересует , а размеры проводника (высота ширина ) и расстояние до опорного слоя ?

Это кому вопрос - мне или неизвестному референс-дизайнеру?



Оптимально-минималистический Медь 35мкм, препрег ~0.12мм. Одиночные трассы 0.125мм - 60 Ом импеданс. Пары 0.125/0.175мм трасса/зазор - 103 Ома. Это все рассчетное, понятное дело. В производстве где-то так же и получается.
А насчет выдержать и особенно 50 Ом - помоделируйте на разных импедансах одну и ту же пару драйвер-приемник. Разница конечно есть, но не такая большая, чтобы приводить к неработоспособности памяти. Особенно учитывая специфику дизайнов - процессор, 2-4 чипа памяти, минимальные расстояния, без сложных топологий, наподобие "деревьев" на материнках компов. Ну и без расширенного диапазона рабочих режимов, совместимости кучи разных модулей, оверклокинга и т.п. компутерных наворотов.

Если при трассировке используются тесно связанные дифпары, то получить одновременно простое сопротивление 50 Ом с дифференциальным 100 Ом нереально.
Тесно связанные - где расстояние между парами примерно равно или чуть больше ширины проводников.
Придется выбирать, что важнее.

Вот типа такого у Вас значит .. (см рисунок)
Да.. а я вот кровь из носу пытался чтоб 50 ом и 100 были .. но как заметил vinic действительно надо выбирать.
( или согласится с шириной обычного проводника в 0.2 мм что неприемлемо).

спасибо за советы

ps.
ну и если даже вот тот рефернс дизайн работает, значит заработает без особых проблем (там тоже 0.125 проводник но дифпары 1,6 толщиной и в рекомендациях указывают чтоб по толще клоковые линии были .. ) но сам дизайн не соответствует их же рекомендациям ...

Я уже неоднократно видел референсы, которые не соответствуют рекомендациям самого производителя Причем, что интересно, дальще видел оба варианта развития событий - переделывался референс под рекомендации(хотя работал и без них), и переделывались рекомендации под фактически работающий референс Так что всяко бывает...

А стэк да, похожий. Только позволить себе 6 слоев нет возможности, только 4. И если прибавить в стэке маски на топе-боттоме, то импедансы станут еще больше похожими на правду.

Слабосвязанные пары можно разъединить и вести отдельно (ну скажем до пина разъема) и обрыв одного проводника можно пережить. С сильно свзязанными такое не пройдет )), зато они занимают по ширине меньше места.

Интересная тема про слабосвязанные дифф. пары.
В референс дизайнах, которые мне попадались, использовались сильно связанные дифф. пары, при том что сигналы разводились в этом же слое.
Соответственно импеданс соблюдался, только для одного типа проводников ( дифф. пара, одиночный провод). Сильно связанная дифф пара имеет большею помехозащищённость. Так что может быть лучше, защитить сигнал от перекрёстных помех, нежели соблюсти импеданс.

Это с чего вдруг нельзя соблюдать все требуемые импедансы на одном слое? Хотя ВСЕ конечно трудно(попробуйте сделать например 10 Ом или 150 Ом), но обычно используемые - точно можно.

Стандартный пример, шаг BGA 1 мм, VIA 0,6/0,3, трасса 0,13 .
т е ширину и толщину фольги мы уже не меняем. как сделать 50 Ом на одиночном и 100 на дифф паре. в одном слое?
Выше об этом уже писали...

Я так понял, что сильносвязанные повсюду используются только потому, что у них расстояние меньше, и они повсюду пролезают. Я сейчас делаю проект, где есть микс из тех и других, тоже на одном слое.

А кто запретил менять ширину трасс? И зачем? Считайте, задавайте нужную ширину, нужный зазор и все импедансы будут реализованы.

UREE, я говорю о ситуации описанной выше...

У меня вот получается, что я делаю не так???

А меня расчет не смущает: одиночное немного больше 50 Ом, при этом дифференциальное чуть меньше 100 Ом.
При этом субъективно я сказал бы, что зазор в 2 раза больше ширины проводника.