реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> altpll Megafunction - "коррекция" выхода
ainu
сообщение Sep 7 2011, 07:51
Сообщение #1





Группа: Новичок
Сообщений: 7
Регистрация: 13-07-11
Пользователь №: 66 205



Доброго времени суток

Прошу помочь мне в следующем:
Arria GX EP1AGX20CF484
ПЛИС тактируется внешним генератором 27MHz. В проекте использую мегафункцию altpll для получения частоты 270MHz.
Проблема в следующем: после компиляции во вкладке <Compilation Report><TimeQuest Timing Analyzer><Clocks> частота alt2gxb_pll|inst|altpll_component|pll|clk[3] указана 270,05 MHz (period 3.703).

Описание в sdc-файле:
Цитата
derive_clock_uncertainty

create_clock -period 37.037 -name {27MHz} [get_ports {27MHz}]
...
create_generated_clock -source {alt2gxb_pll|inst|altpll_component|pll|inclk[0]} -multiply_by 10 -duty_cycle 50.00 -name {alt2gxb_pll|inst|altpll_component|pll|clk[3]}
...


Подскажите, пожалуйста, что можно сделать в этом случае
Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Sep 7 2011, 08:29
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 088
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(ainu @ Sep 7 2011, 11:51) *
Подскажите, пожалуйста, что можно сделать в этом случае

Мне кажется, что в данном случае можно "забить" на небольшую неточность, так как реальная частота у Вас входная внешняя и pll ее просто умножит на 10.
Go to the top of the page
 
+Quote Post
Kuzmi4
сообщение Sep 7 2011, 08:34
Сообщение #3


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



2 ainu
Попробуйте derive_pll_clocks
Go to the top of the page
 
+Quote Post
ainu
сообщение Sep 7 2011, 08:42
Сообщение #4





Группа: Новичок
Сообщений: 7
Регистрация: 13-07-11
Пользователь №: 66 205



Цитата(bogaev_roman @ Sep 7 2011, 12:29) *
Мне кажется, что в данном случае можно "забить" на небольшую неточность, так как реальная частота у Вас входная внешняя и pll ее просто умножит на 10.

Остальные частоты преобразуются привильно. 270MHz - частота тактирования трансивера. Не думаю, что можно "забить".

2Kuzmi4: derive_pll_clocks не дает никаких изменений
Go to the top of the page
 
+Quote Post
Kuzmi4
сообщение Sep 7 2011, 09:16
Сообщение #5


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



2 ainu
Теперь дошло laughing.gif С утра не сразу соображаю...
В принципе у мну такая фишка была когда входной клок задаётся типа
16.666
после множится/ делится на кратные 3/5 и после получаю период меньше нужного.
Как я понял это проблема разряднойсти, укажите decimal_places побольше, по идее должно помочь, но мериод меньше чем нужно - как для меня - даже лучше cool.gif
Go to the top of the page
 
+Quote Post
ainu
сообщение Sep 12 2011, 08:02
Сообщение #6





Группа: Новичок
Сообщений: 7
Регистрация: 13-07-11
Пользователь №: 66 205



27 MHz - период 37.037 ns (37 037 ps)

"The smallest resolution of all times units is one picosecond" (с)
3 703 ps - и дают те самые 270,05 MHz

можно надеяться, что это только "опечатка" в отчете о компиляции и в железе частота просто умножится на 10 wink.gif
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Sep 12 2011, 09:46
Сообщение #7


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832



Цитата(ainu @ Sep 12 2011, 09:02) *
27 MHz - период 37.037 ns (37 037 ps)

"The smallest resolution of all times units is one picosecond" (с)
3 703 ps - и дают те самые 270,05 MHz

можно надеяться, что это только "опечатка" в отчете о компиляции и в железе частота просто умножится на 10 wink.gif

Конечно умножится.ASI или SDI юзаете? Проверено не раз.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 12:14
Рейтинг@Mail.ru


Страница сгенерированна за 0.01374 секунд с 7
ELECTRONIX ©2004-2016