Почему-то отложилось в голове, что так делать нельзя. Наверное это о том, чтобы совсем оставлять без площадки отверстие на слоях, которые к нему не подсоединены. А с 0.2 площадкой - хорошее решение. Спасибо еще раз - будем думать.


Я в смысле о проблеме утечки при пайке BGA - т. е. отверстия так малы, что дополнительно заполнять не надо.

Лазером удалять медь не обязательно, вариант - травить.
При маленьких объемах цена за плату и так будет большой из-за подготовки.
Несквозные увеличивают цену платы, но зависит от количества типа переходных - сколько слоев связывают.
В моём варианте 1 тип (TOP-IN1). Заполнять переходы пастой не надо.
В чем преимущество лазера перед стандартным несквозным - в этом случае потребуется два процесса металлизации отверстий,
при этом еще структуру слоёв надо подобрать так, чтобы плату можно было собрать.



Площадки на внутренних слоях можно удалять. Требование: площадка должна быть на внешних слоях и на слое, где переходное связывает цепи.
Но всплывает другое ограничение: расстояние от отверстия до проводника доллжно быть не менее 200 мкм, лучше 250 мкм

Отверстия получаются несквозными, поэтому на обратную сторону паста не пойдет. И заполнять специальной пастой не надо.

Еще вопрос - вы проходили именно таким путем? Т. е. лазерные переходы на 2-й слой, пайка BGA , проводники 0.085? Все было нормально? У нас мало плат, за подготову к производству возьмут и так предостаточно, не хотелось бы опростоволоситься, потому и так всех донимаю.

Сообщение отредактировал Svetlaya - Sep 15 2011, 11:08

Выше Vlad-on давал ссылку на тему, одно из последних сообщений моё.
Потом было еще пара проектов с другими микросхемами BGA c шагом 0.5 мм. Сделал аналогично, заводы подтвердили возможность производства.
Основной вектор: как только вы выходите на такие микросхемы, вы никак дёшево не получите.
Либо несквозные будут, либо проводники-зазоры меньше 100 мкм.
Вы можете ради интереса спросить техподдержки производителей, например, в Европе, какой вариант им видится оптимальным.
Даже не надо всю плату разводить, достаточно сделать самое сложное.

Ой, поменьше мне читать надо - вот что нашла - о воздухе при использовании таких отверстий без заполнения медью.  ______.bmp ( 274.99 килобайт ) Кол-во скачиваний: 43
У кого какие мнения?

Сообщение отредактировал Svetlaya - Sep 15 2011, 11:20

Все так спокойно утыкивают полный периметр корпуса большими переходными... Как будто внутри нет питаний/земли Их вы тоже доставляете проводниками 0.076мм? Тогда успехов с запуском этого чипа... Никаких больших переходных на сигналах, только микроВИА на 2 или 3й(если не влезло на втором) слой.

ЗЫ Внешние два ряда - уходят на топе, след. два - на втором слое, остальные на второй и дальше внутрь через сгруппированые в ряды погребенные ВИА. Тогда все получается - и сигналы вывести и питания к ядру нормально подвести.

Да, все-таки остановимся на несквозных. Только попытаемся извратиться без отверстий в падах, но с проводниками 0.076 и зазорами 0.076, сказали, что если 0.075 - это будут уже совсем другие деньги.
Спасибо большое за советы.

Сообщение отредактировал Svetlaya - Sep 15 2011, 11:34

Не факт, что все площадки будут подключены. Можно часть переходных расположить в шахматном порядке, будет больше места для прохождения полигонов.
К тому же площадку можно удалить, выдерживая зазор 0.2 мм от проводника до отверстия.
Вывод сигналов на 3й слой тоже вариант. Однако, всплывают новые ограничения:
- толщина диэлектрика под лазерную сверловку максимум 130 мкм (это то, что я нашел)
то бишь придется это толщину разбить на два слоя.
Если будут требования по волновым - надо смотреть, удастся ли согласовать.
И этот вариант будет немного дороже.
Хотя в целом он мне нравится.

Вы можете заказать операцию заполнения отверстия с TOP на INT1. Грибочек из меди вам туда нарастят и будет всё хорошо. Будет отверстие полностью залитое медью. Нужно только будет указать данную операцию в ТТ к китайцам.
Проблема может быть в другом. Поскольку у вас ширина проводников довольно мала , и под TOP идёт не опорный слой , а ещё 1 сигнальный , то волновое сопротивление тонких проводников на ТОП будет НЕ 50Ом , а больше. Возможно.
Вам нужно будет как можно ближе приблизить ТОП+ИНТ1 к третьему слою (на котором будет земля). Чтобы волновое было поменьше. Это всё можно посчитать на калькуляторах волнового сопротивления. И далее , выйдя из под микросхемы , сразу убегать на другие сигнальные слои , чтобы волновое сопротивление тоненькой части сильно не влияло на общее волновое сопротивление линии. (ширину которой на разных слоях вы посчитаете на калькуляторе)

Я бы сказал, что 75 мкм и меньше - это не другие, а третьи деньги.

Сорри за флуд

А не надо в этом случае заморачиваться согласованием Попробуйте промоделировать трассу длиной хотя бы 10см, один случай - полностью согласованная, второй - два первых см без согласования, necked, как получилось. Результаты приятно удивят
Да, с толщиной все так, причем реально у меня на платах было 68мкм диэлектрик ТОП-ИНТ1. Отверстия 0.25/0.125мм площадка/отверстие. Дальше 0.4/0.2мм погребенные. В 6-8 слоев все укладывалось.

Ну если микровиа в 2 этажа (stacked вроде) то уж второй слой лучше под Plane (GND) и выводит 3 и 4 ряды на 3 слое. Тогда и у верхнего и у 3 слоя будет опорный слой

Неэкономный вариант - добавляется слой, добавляется стэк микроВИА, а число слоев для отвода сигналов остается прежним.
Дешевле и проще обойтись одним типом микроВИА.

Я то верю, что короткие длины согласовывать не обязательно. Но вот есть инженеры, которые думают по другому.
Я могу только сказать, но не приказать.

Хорошие какие отверстия у вас - но, наверное, сквозные? Если несквозные, то кто такие делает?