Добрый день! Имеем BGA586 c шагом 0.5. Плата 8 слоев, толщина 1.5 мм. Около 95% контактов будет задействовано. Поделитесь, пожалуйста, опытом, кто сталкивался с этим и каков результат. Пока остановились на использовании проводников 0.076 и зазор 0.076 + микропереходы на второй слой отв. 0.1 площадка 0.3. Консультировались на производстве по электронке, вроде пообещали сделать, но все равно есть опасения, потому как их же технолог (звонили) сильно пугал и предупреждал, чтобы не использовали минимально возможные проводники. У кого был такой опыт? Буду благодарна за советы. По-видимому, изготовление такой платы обойдется недешево и если будет неудачным -.....

А можно посмотреть конфигурацию выводов BGA? Или хотя бы название микросхемы, поищу описание.
Я бы не рекомендовал делать проводники 75 мкм, потому что это предельные значения для большинства производств в Китае. И если вам потребуется сделать контроль волнового сопротивления, то есть риск, что невозможно будет подогнать топологию под требования сопротивлений.
Как вариант предлагаю использовать проводник-зазор 85 мкм.

Есть производители которые делают bga без свободных участков или пропуска пинов, шарики у них идут стройными рядами и задействованы все.
В таких случаях другого выхода кроме как уходить на предельные значения производства просто нет.
А Китай... китай это еще не весь мир.

Можно и в Европе заказать, вот только вопрос цены никто не отменял.

с год назад была тема, там все зазоры и проблемы обсуждали. Под первые шарики КП продолговатые, чтобы зазор увеличить, маска сухая.

Конфигурация BGA586 - в приаттаченном файле. Производители микросхемы не дают информации никакой. Не лезет проводник 0.085 с зазором 0.085 и площадками - даже 0.25 ( а это и так мало). Прям проблема.... Планируем также микропереходы на второй слой - как их организовать грамотно в PCAD - через Modify Complex? Почему там выскакивает диаметр отверстия на слое Bot, если даже его не подсоединяешь. Впервые с такими отверстиями столкнулась, подскажите, плиз. Нажмите для просмотра прикрепленного файла


Все, что нашла по поиску - никакой конкретно информации. Ткните, плиз.

http://electronix.ru/forum/index.php?showt...=45780&st=0 - вот. И кажется писиби технолоджи делали такие платы. Я на семинаре слышал, который былл сразу после этой темы.

Спасибо за ссылку, это я читала. C ними и ведем переговоры. В приведенной в той теме микросхеме задействовано очень мало выводов и она поудобнее в плане трассировки - там зазор в два ряда шариков- у нас в один.

Добрый день.

Посмотрел вашу конфигурацию БГА.
ИМХО:

Шарики в центре - это питание ядра. Оно будет посажено на слои земли/питания.
Его вести никуда не нужно.
Вокруг достаточно места для нормальных переходных отверстий.
Соединяете шарики проводничками и , выводя в нескольких местах к открытому месту , уводите на слой земли или питания.

Теперь с остальными рядами.
КП можно сделать 0.4 мм в диаметре. Тогда , взяв сверло 0.2мм , сверлим дырку прямо в площадке и уходим на внутренние слои через эту дырку.
1.5 / 0.2 = примерно 7. (это отношение толщины платы к диаметру преходного отверстия) Это ещё укладывается в "средние" параметры , которые китайцы вам изготовят не покривившись.
Пограничная зона - 1:8. Предел 1:10. Но 1 к 10 - это уже нужно с платами носиться , ставить электромагнитную перемешивалку , растворы регенерировать часто.
Мне рассказывали , что делали и 40 слоёв с соотношением 1к16. Но это из разряда баек скорее .

После металлизации ваших дырок в площадках необходимо будет забить их специальным компаундом и сверху компаунда нарастить слой меди.
Получится типа "грибок". Такая операция называется Filling and capped (извините за английский , если неправильно написал).
+ : Вам не нужно таскать проводнички 0.075. Такие отверстия надёжнее , чем глухие. Такие отверстия стоят меньше , чем глухие , при изготовлении ПП.
(лазерное сверление , глухие отверстия и т.п. радости современной технологии - смело прибавляйте +50% за каждую радость. + 30% за двойной цикл прессования ПП с глухими отверстиями. Поскольку пирог за один раз не собрать и не запрессовать. Процесс : Сверху кладётся фольга , потом препрег. так что , чтобы получить глухое с топ на инт1 нужно спрессовать как минимум ядро+препрег+фольга. Это получится нессиметричный пирог -> добавляем препрег и фольгу до симметрии c другой стороны и прессуем. Потом припрессовываем такой же пирог через препрег и получаем восьмислойку.)

Уйдя через отверстия на внутренние слои вам конечно придётся тоже продираться между отверстий наружу , но можно сделать внутренние КП 0.3мм. Можно на некоторых слоях оставить отверстие вообще без КП.
Ухудшит металлизацию в колодце , но это несмертельно. (можно кстати забить ваше отверстие медью вместо компаунда).

Спасибо за такой подробный и компетентный ответ. Но вот прикинула тут на бумаге .... Первый ряд со всех сторон я пройду по верхнему слою. Остаются самые сложные - второй и третий. Но, используя отверстия диаметром 0.2 с площадкой 0.4, я получу на внутренних слоях массив из этих огромных площадок. Как выйти с них с проводниками и зазорами более 0.075? И еще - вы пишете, что на внутренних слоях можно использовать площадку 0.3 при отверстии0.2 ??? Это фантастика просто! Может, я что не так поняла, тогда поправьте меня, пожалуйста. Да и еще - на сколько примерно процентов увеличивается стоимость ПП при использовании заливки отверстий компаундом или медью? И вообще - есть ли разница в использовании десятка глухих (или, например, залитых отверстий) или , допустим, 100 штук?

Что-то мне сегодня везёт на BGA с шагом 0.5 мм, вы - второй человек.
Кое- в чем соглашусь с Zurabob, но не во всём. Если центральные площадки, земля или питание, тогда можно относительно несложно их соединить.
В остальном - не соглашусь. Площадки BGA микросхемы с шагом 0.5 мм не стал бы делать большого размера, например, 0.4 мм. Тогда зазор между соседними площадками будет всего лишь 0.1 мм. В результате в процессе монтажа BGA могут быть проблемы (замыкания).
Мой вариант следующий:
- минимальный проводник 85 мкм, зазор 80 мкм
- два типа переходных отверстий
сквозные 0.15 мм отверстие, 0.4 мм площадка
1 тип несквозные с внешнего слоя ТОР на 1й внутренний IN1 в площадках BGA, отверстие не более 0.1 мм
Делать данные отверстия лазером. Цена будет выше, чем без несквозных отверстий. Однако, не кардинально, я бы оценил примерно в 15-20%.
Главное - много производств, которые могут делать лазерные переходные.
Какие ограничения:
- толщина платы не более 2.0 мм (желательно 1.6 мм)
- толщина диэлектрика под лазерную сверловку не более 100 мкм, обычно 75 мкм. Это может быть важно при расчёте сопротивлений.

Массив из огромных площадок вы не получите. Можно площадки вообще убрать с некоторых внутренних слоёв , где вы будете выходить из под микросхемы.
там будут только дырочки диаметром 0.2мм. Площадок у этих дырочек на данном конкретном слое не будет. Значит между этими дырочками можно свободно прокинуть проводники от других КП.
Первый ряд у вас выводится на TOP . Ему не нужны вообще отверстия в площадках. Остаётся 3 ряда. Со второго выведете в 1ом внутреннем слое. Остаётся 2 ряда.
С третьего ряда выводите в следующем внутреннем слое . Скажем Int2. В этом слое у второго ряда не будет КП. С чётвёртого вглубь ряда выводите в int2. КП не будет у второго и третьего рядов.

Потом идёт пустой ряд , где можно понатыкать переходных. Можно не тыкать и также вывести проводнички во внутреннем слое , только уже не наружу , а внутрь. Это позволит оставить первые 4ре ряда с пятаками на очередном внутреннем слое.
Пятачки на внутренних слоях , если к ним ничего не подключено , не выполняют никакой функции , кроме как поддерживающей. Они укрепляют стенки колодца , поскольку он крепится к торцам КП.
(на двухсторонней печатной плате колодцы идут от TOP к BOTTOM через 1.5 толщину и ничего их не поддерживает) Так что отсутствие на некоторых слоях пятаков не смертельно.
Плавно переходим от этого к площадкам 0.3 при отверстии 0.2 мм.
Из-за чего делают КП "намного" больше , чем отверстие ? Из-за того , чтобы погрешности при совмещении слоёв не повлияли на электрический контакт проводника с КП. Поскольку из-за смещения внутреннего слоя относительно внешнего может получиться , что сверло просверлит как раз в том месте , в котором проводник подходит к КП. И соответственно перережет проводник.
Если же на определённом слое ничего к КП не подходит , то , где бы сверло не прошило КП - оно ничего не может отрезать. Значит нам достаточно , чтобы сверло хотя бы половиной попало в КП. Чтобы КП хоть как то поддержала медный колодец.
(кстати , не видели ли вы КП каплевидной формы ? Это делается как раз , чтобы из-за рассовмещения сверло не зарезало подходящий проводник)
Вот для чего нам нужны КП 0.3мм. Плевать на гарантийный поясок. Главное , чтобы дырка хоть как то задела КП.

Разницы между десятком залитых отверстий или сотней нету , поскольку это делается не в ручную. А соответственно сколько залеплять - разницы нет.
Если бы ваши отверстия были только забиты компаундом , то это вообще бы не удорожало плату. Операция наращивания грибка конечно сколько то стоит , но думаю не +80% в стоимости платы (50% за лазерное сверление с топ на инт1 +30% за 2 цикла прессования)

Эти отверстия в падах не нужно ли заполнять медью или компаундом - не будет ли проблем без этого? А это опять удорожание.

Отверстия в площадках будут заполнены медью в процесс стандартной металлизации отверстий.
На данный момент удорожание идет только из-за несквозных лазерных. Но другого пути для вас я пока не вижу.

Я сам платы не заказываю. Но , уже возникал такой же вопрос с такими же корпусами. 1в1 с вашим. И , позвонив менеджерам по заказам печатных плат , я получил именно +50% в стоимости за лазерное сверление. Не буду бить себя пяткой в грудь , говорю те цифры , которые получил. (кстати , придётся сначала сверлить медную КП. это один тип лазера. Потом сверлить препрег. Это другой тип лазера. 2 лазера используются , чтобы не просверлить КП на внутреннем слое. Не думаю , что использование дорогостоящего оборудования с лазерами 2-х типов удорожает плату только на 15%. Ну , может быть только при очень больших обьемах. ИМХО. )

Почему-то отложилось в голове, что так делать нельзя. Наверное это о том, чтобы совсем оставлять без площадки отверстие на слоях, которые к нему не подсоединены. А с 0.2 площадкой - хорошее решение. Спасибо еще раз - будем думать.


Я в смысле о проблеме утечки при пайке BGA - т. е. отверстия так малы, что дополнительно заполнять не надо.

Лазером удалять медь не обязательно, вариант - травить.
При маленьких объемах цена за плату и так будет большой из-за подготовки.
Несквозные увеличивают цену платы, но зависит от количества типа переходных - сколько слоев связывают.
В моём варианте 1 тип (TOP-IN1). Заполнять переходы пастой не надо.
В чем преимущество лазера перед стандартным несквозным - в этом случае потребуется два процесса металлизации отверстий,
при этом еще структуру слоёв надо подобрать так, чтобы плату можно было собрать.



Площадки на внутренних слоях можно удалять. Требование: площадка должна быть на внешних слоях и на слое, где переходное связывает цепи.
Но всплывает другое ограничение: расстояние от отверстия до проводника доллжно быть не менее 200 мкм, лучше 250 мкм

Отверстия получаются несквозными, поэтому на обратную сторону паста не пойдет. И заполнять специальной пастой не надо.

Еще вопрос - вы проходили именно таким путем? Т. е. лазерные переходы на 2-й слой, пайка BGA , проводники 0.085? Все было нормально? У нас мало плат, за подготову к производству возьмут и так предостаточно, не хотелось бы опростоволоситься, потому и так всех донимаю.

Выше Vlad-on давал ссылку на тему, одно из последних сообщений моё.
Потом было еще пара проектов с другими микросхемами BGA c шагом 0.5 мм. Сделал аналогично, заводы подтвердили возможность производства.
Основной вектор: как только вы выходите на такие микросхемы, вы никак дёшево не получите.
Либо несквозные будут, либо проводники-зазоры меньше 100 мкм.
Вы можете ради интереса спросить техподдержки производителей, например, в Европе, какой вариант им видится оптимальным.
Даже не надо всю плату разводить, достаточно сделать самое сложное.

Ой, поменьше мне читать надо - вот что нашла - о воздухе при использовании таких отверстий без заполнения медью.Нажмите для просмотра прикрепленного файла У кого какие мнения?

Все так спокойно утыкивают полный периметр корпуса большими переходными... Как будто внутри нет питаний/земли Их вы тоже доставляете проводниками 0.076мм? Тогда успехов с запуском этого чипа... Никаких больших переходных на сигналах, только микроВИА на 2 или 3й(если не влезло на втором) слой.

ЗЫ Внешние два ряда - уходят на топе, след. два - на втором слое, остальные на второй и дальше внутрь через сгруппированые в ряды погребенные ВИА. Тогда все получается - и сигналы вывести и питания к ядру нормально подвести.

Да, все-таки остановимся на несквозных. Только попытаемся извратиться без отверстий в падах, но с проводниками 0.076 и зазорами 0.076, сказали, что если 0.075 - это будут уже совсем другие деньги.
Спасибо большое за советы.

Не факт, что все площадки будут подключены. Можно часть переходных расположить в шахматном порядке, будет больше места для прохождения полигонов.
К тому же площадку можно удалить, выдерживая зазор 0.2 мм от проводника до отверстия.
Вывод сигналов на 3й слой тоже вариант. Однако, всплывают новые ограничения:
- толщина диэлектрика под лазерную сверловку максимум 130 мкм (это то, что я нашел)
то бишь придется это толщину разбить на два слоя.
Если будут требования по волновым - надо смотреть, удастся ли согласовать.
И этот вариант будет немного дороже.
Хотя в целом он мне нравится.

Вы можете заказать операцию заполнения отверстия с TOP на INT1. Грибочек из меди вам туда нарастят и будет всё хорошо. Будет отверстие полностью залитое медью. Нужно только будет указать данную операцию в ТТ к китайцам.
Проблема может быть в другом. Поскольку у вас ширина проводников довольно мала , и под TOP идёт не опорный слой , а ещё 1 сигнальный , то волновое сопротивление тонких проводников на ТОП будет НЕ 50Ом , а больше. Возможно.
Вам нужно будет как можно ближе приблизить ТОП+ИНТ1 к третьему слою (на котором будет земля). Чтобы волновое было поменьше. Это всё можно посчитать на калькуляторах волнового сопротивления. И далее , выйдя из под микросхемы , сразу убегать на другие сигнальные слои , чтобы волновое сопротивление тоненькой части сильно не влияло на общее волновое сопротивление линии. (ширину которой на разных слоях вы посчитаете на калькуляторе)

Я бы сказал, что 75 мкм и меньше - это не другие, а третьи деньги.

Сорри за флуд

А не надо в этом случае заморачиваться согласованием Попробуйте промоделировать трассу длиной хотя бы 10см, один случай - полностью согласованная, второй - два первых см без согласования, necked, как получилось. Результаты приятно удивят
Да, с толщиной все так, причем реально у меня на платах было 68мкм диэлектрик ТОП-ИНТ1. Отверстия 0.25/0.125мм площадка/отверстие. Дальше 0.4/0.2мм погребенные. В 6-8 слоев все укладывалось.

Ну если микровиа в 2 этажа (stacked вроде) то уж второй слой лучше под Plane (GND) и выводит 3 и 4 ряды на 3 слое. Тогда и у верхнего и у 3 слоя будет опорный слой

Неэкономный вариант - добавляется слой, добавляется стэк микроВИА, а число слоев для отвода сигналов остается прежним.
Дешевле и проще обойтись одним типом микроВИА.

Я то верю, что короткие длины согласовывать не обязательно. Но вот есть инженеры, которые думают по другому.
Я могу только сказать, но не приказать.

Хорошие какие отверстия у вас - но, наверное, сквозные? Если несквозные, то кто такие делает?

Такому инженеру лучше показать график сигнала для обоих случаев и попросить определить где какой. Без подсказок



Ну какие же сквозные? Я же написал: ТОП-ИНТ1. Платы изготавливались...не знаю где Заказывались в PCB Technology.

В Англии делают stacked vias, причем можно буквально все слои связать.
Цену озвучивать не буду.

Они нам обещают минимум 01 с площадкой 03 на внешнем и 0.35 на внутренних слоях. Я про несквозные на слой INT1. Причем, толщины слоев не оговаривали еще.

А вы у них уточните: сверловка лазерная или стандартная.

Ну слой не добавляется. А перемещается. Все равно ведь планов много
И число типом микроВИА. не увеличивается. А даже унифицируется.
в моем случае с первого на второй и со второго на третий. Они одинаковы.
В Вашем случае с перового на второй--(это такойже) и с первого на третий ( а это в первом приближение в 2 раза глубже).
Соответственно и требования по размерам будут разные

Только что они прислали еще письмо. :

Нормы такие: BGA, шаг 0,5. В площадке глухое отверстие делается лазером -0,1mm. Площадка должна быть минимум 0,28mm! (но крайне нежелательно, лучше увеличивать по максимуму до 0,32!). Защита отверстия - filling+capped (забивка компаундом + медная крышечка) делается бесплатно.

Тонкость в том, что в вашем случае два прохода лазером и металлизации.
В случае Uree - по одному процессу.
Но это тоже может быть решением в некоторых вариантах микросхем, видел такое один раз.


С capped понятно. А вот filled они чем и как в такой объем несквозных переходных будут делать?
Меня тут сомнения гнетут.

А на каких частотах (ну или при каких фронтах) вы не согласовываете линии длинной 10см ?
Вопрос без подвоха , просто хочу узнать : как вообще другие люди платы разводят.
Ведь , если для сигнала линия является электрически длинной , то придётся согласовывать ?
Или же фронты очень короткие , то спектр сигнала содержит в себе очень большие частоты , для которых линия будет электрически длинной.

Так ведь длина как раз и связана с фронтами и задержками, тут же нет идеального ответа.
Придётся считать или моделировать.

Чето великоваты микроВИА у них получаются... 0.32мм площадка - это ведь уже и второй ряд проводников не вытянешь, 0.18мм, да на три - 0.06мм трасса/зазор. Лучше поискать другого производителя.
А насчет согласования, последним был RGMII, 1GBit/4, длина трасс от 10 до 27см(примерно, точно не скажу). Нарисовал модельку - разница necked(3см) и полностью согласованой линии видна, но настолько не принципиальна, что даже смешно

Недавно делал платы с BGA356 шаг 0.5
площадки 0.25, проводник/зазор 0.075/0.075, microVia 0.1мм и buriedVia
плата восьмислойка 1+6+1, толщина 1мм, контроль импеданса, иммерсионное золото
заказывал напрямую в Fastprint, сделали десяток плат за неделю, через 4 дня доставили
обошлось 1240$, из них 900$ подготовка производства
минимальная цена, за которую предлагали изготовить в наших фирмах, была выше в 2 раза

День добрый.
После обсуждения и обменом мнений у меня возник такой вопрос к разработчикам.
Вы используете схемы лазерных переходных на 1ый, иногда на 2ой, слои. При этом они расположены с обоих сторон платы.
Сторона, где расположена микросхема, - вопросов нет.
А вот нужно ли использовать лазерные с другой стороны? На сколько это необходимо?
Теоретически без них должно быть дешевле, это пока предположение, которое хочу в ближайшее время проверить.

Ну бывают и с 2 сторон BGA.
А даже если с одной стороны, то на второй конденсаторы, до слоя питания тогда рукой падать. Не везде, но кое где экономит

А можно по-подробнее о параметрах?

диаметр microVIA на TOP и INT1
диаметр отв. в microVIA
толщина препрега TOP-INT1

диаметр buriedVIA
диаметр отв. (финишное или сверло?) buriedVIA
buriedVIA с INT1 на INT6 или ещё какие типы использовались?

Сквозные VIA (с TOP на BOTT) использовались?

диаметр отв. в microVIA - диаметр microVIA на TOP и INT1 - 0.1mm
диаметр buriedVIA - 0.15mm
buriedVIA с INT1 на INT6 или ещё какие типы использовались? - нет

толщина препрега TOP-INT1 - PP 1037 1.4333mil

Сквозные VIA (с TOP на BOTT) использовались - да - 0.2mm


сверловка

1-2 microVia.drl microVia between 1and2layer
7-8 microVia.drl microVia between 8and7layer
2-7.drl buriedVia between 2 and 7 layer
1-8.drl

Спасибо

"диаметр отв. в microVIA - 0.1mm", а диметр площадки microVIA какой? Или microVIA делали в площадках uBGA?
"диаметр buriedVIA - 0.15mm" - при толщине Вашей платы 1мм это, наверное, сверло, а финишное отв. д.б. 0.1мм? А площадки какие у buriedVIA?

Препрег 1037, толщина 36мкм - не встречал раньше...

микровиа прямо в площадках BGA, на следующем слое разводка с помощью смещенных переходов

площадки какие у buriedVIA - 0.36мм, сверло 0.15

Препрег 1037, толщина 36мкм - не встречал раньше... - китайцы сами такой стэкап расчитали

прототипы получили очень высокого качества, на плате память DDR, спаяли 10 плат, запустилось все сразу

Надеюсь такая сложность стэка платы не из-за ДДР-памяти?

процессор с шагом 0.5, практически все выводы задействованны, габариты изделия очень маленькие, без микровиа никак

Интересная попалась статья "Особенности разработки печатных плат с применением микросхем в корпусах BGA" в http://ictech.com.ua/publications/technica...ki-pcb-bga.html

Может еще что-то похожее есть? Поделитесь...