Такому инженеру лучше показать график сигнала для обоих случаев и попросить определить где какой. Без подсказок



Ну какие же сквозные? Я же написал: ТОП-ИНТ1. Платы изготавливались...не знаю где Заказывались в PCB Technology.

В Англии делают stacked vias, причем можно буквально все слои связать.
Цену озвучивать не буду.

Они нам обещают минимум 01 с площадкой 03 на внешнем и 0.35 на внутренних слоях. Я про несквозные на слой INT1. Причем, толщины слоев не оговаривали еще.

Сообщение отредактировал Svetlaya - Sep 15 2011, 11:51

А вы у них уточните: сверловка лазерная или стандартная.

Ну слой не добавляется. А перемещается. Все равно ведь планов много
И число типом микроВИА. не увеличивается. А даже унифицируется.
в моем случае с первого на второй и со второго на третий. Они одинаковы.
В Вашем случае с перового на второй--(это такойже) и с первого на третий ( а это в первом приближение в 2 раза глубже).
Соответственно и требования по размерам будут разные

Только что они прислали еще письмо. :

Нормы такие: BGA, шаг 0,5. В площадке глухое отверстие делается лазером -0,1mm. Площадка должна быть минимум 0,28mm! (но крайне нежелательно, лучше увеличивать по максимуму до 0,32!). Защита отверстия - filling+capped (забивка компаундом + медная крышечка) делается бесплатно.

Тонкость в том, что в вашем случае два прохода лазером и металлизации.
В случае Uree - по одному процессу.
Но это тоже может быть решением в некоторых вариантах микросхем, видел такое один раз.


С capped понятно. А вот filled они чем и как в такой объем несквозных переходных будут делать?
Меня тут сомнения гнетут.

А на каких частотах (ну или при каких фронтах) вы не согласовываете линии длинной 10см ?
Вопрос без подвоха , просто хочу узнать : как вообще другие люди платы разводят.
Ведь , если для сигнала линия является электрически длинной , то придётся согласовывать ?
Или же фронты очень короткие , то спектр сигнала содержит в себе очень большие частоты , для которых линия будет электрически длинной.

Так ведь длина как раз и связана с фронтами и задержками, тут же нет идеального ответа.
Придётся считать или моделировать.

Чето великоваты микроВИА у них получаются... 0.32мм площадка - это ведь уже и второй ряд проводников не вытянешь, 0.18мм, да на три - 0.06мм трасса/зазор. Лучше поискать другого производителя.
А насчет согласования, последним был RGMII, 1GBit/4, длина трасс от 10 до 27см(примерно, точно не скажу). Нарисовал модельку - разница necked(3см) и полностью согласованой линии видна, но настолько не принципиальна, что даже смешно

Недавно делал платы с BGA356 шаг 0.5
площадки 0.25, проводник/зазор 0.075/0.075, microVia 0.1мм и buriedVia
плата восьмислойка 1+6+1, толщина 1мм, контроль импеданса, иммерсионное золото
заказывал напрямую в Fastprint, сделали десяток плат за неделю, через 4 дня доставили
обошлось 1240$, из них 900$ подготовка производства
минимальная цена, за которую предлагали изготовить в наших фирмах, была выше в 2 раза

День добрый.
После обсуждения и обменом мнений у меня возник такой вопрос к разработчикам.
Вы используете схемы лазерных переходных на 1ый, иногда на 2ой, слои. При этом они расположены с обоих сторон платы.
Сторона, где расположена микросхема, - вопросов нет.
А вот нужно ли использовать лазерные с другой стороны? На сколько это необходимо?
Теоретически без них должно быть дешевле, это пока предположение, которое хочу в ближайшее время проверить.

Ну бывают и с 2 сторон BGA.
А даже если с одной стороны, то на второй конденсаторы, до слоя питания тогда рукой падать. Не везде, но кое где экономит

А можно по-подробнее о параметрах?

диаметр microVIA на TOP и INT1
диаметр отв. в microVIA
толщина препрега TOP-INT1

диаметр buriedVIA
диаметр отв. (финишное или сверло?) buriedVIA
buriedVIA с INT1 на INT6 или ещё какие типы использовались?

Сквозные VIA (с TOP на BOTT) использовались?

диаметр отв. в microVIA - диаметр microVIA на TOP и INT1 - 0.1mm
диаметр buriedVIA - 0.15mm
buriedVIA с INT1 на INT6 или ещё какие типы использовались? - нет

толщина препрега TOP-INT1 - PP 1037 1.4333mil

Сквозные VIA (с TOP на BOTT) использовались - да - 0.2mm


сверловка

1-2 microVia.drl microVia between 1and2layer
7-8 microVia.drl microVia between 8and7layer
2-7.drl buriedVia between 2 and 7 layer
1-8.drl