Здравствуйте

Хочу попробовать произвести операцию сдвига, возможно ли это на VHDL?, и можно ли производить "приведение типов" оперируя std_logic_vector

Весьма. Изучите стандартную библиотеку.

Не понятно, что имеется ввиду.

спасибо за поддержку

я имел ввиду что напрмиер необходмо прировнять к std_logic_vector(0 to 7) BIT_VECTOR(0 to 7) потому как операции сдвига согласно стандарту могут быть только оперируя BIT_VECTOR

Это не совсем так. Функции сдвига определены для типов signed и unsigned. Смотрите пакет numeric_std.
Например, арифметический сдвиг вправо зависит от интерпретации вектора: знаковое или беззнаковое число, потому что необходимо учитывать знаковый бит.

угу, а если у меня просто сигнал std_logic_vector и я хочу произвести операцию умножения на степень, путем сдвига и далее результат записать в другой сигнал std_logic_vector, как тогда в моем случае преобразовать std_logic_vector в UNSIGNED?

addi, а почему в разделе "схемотехника"?