Здравствуйте
Хочу попробовать произвести операцию сдвига, возможно ли это на VHDL?, и можно ли производить "приведение типов" оперируя std_logic_vector
Полная версия этой страницы: вопрос по
Цитата(addi @ Sep 26 2011, 11:41) 
Хочу попробовать произвести операцию сдвига, возможно ли это на VHDL?,
Весьма. Изучите стандартную библиотеку.Цитата
и можно ли производить "приведение типов" оперируя std_logic_vector
Не понятно, что имеется ввиду.
Цитата(andrew_b @ Sep 26 2011, 12:49)
Весьма. Изучите стандартную библиотеку.
Не понятно, что имеется ввиду.
Не понятно, что имеется ввиду.
спасибо за поддержку
я имел ввиду что напрмиер необходмо прировнять к std_logic_vector(0 to 7) BIT_VECTOR(0 to 7) потому как операции сдвига согласно стандарту могут быть только оперируя BIT_VECTOR
Цитата(addi @ Sep 26 2011, 16:14)
потому как операции сдвига согласно стандарту могут быть только оперируя BIT_VECTOR
Это не совсем так. Функции сдвига определены для типов signed и unsigned. Смотрите пакет numeric_std.
Например, арифметический сдвиг вправо зависит от интерпретации вектора: знаковое или беззнаковое число, потому что необходимо учитывать знаковый бит.
Цитата(andrew_b @ Sep 26 2011, 16:46)
Это не совсем так. Функции сдвига определены для типов signed и unsigned. Смотрите пакет numeric_std.
Например, арифметический сдвиг вправо зависит от интерпретации вектора: знаковое или беззнаковое число, потому что необходимо учитывать знаковый бит.
Например, арифметический сдвиг вправо зависит от интерпретации вектора: знаковое или беззнаковое число, потому что необходимо учитывать знаковый бит.
угу, а если у меня просто сигнал std_logic_vector и я хочу произвести операцию умножения на степень, путем сдвига и далее результат записать в другой сигнал std_logic_vector, как тогда в моем случае преобразовать std_logic_vector в UNSIGNED?
Цитата
вопрос по
addi, а почему в разделе "схемотехника"?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.