Как-то разглядывал свою материнку. Большая часть, ИМХО, тянется руками либо интерактивом (MultiPlow в Менторе, в Аллегре не знаю как называется). Скажем, связь проца с памятью и частью контроллеров. Спектра там так все испохабит, что представить страшно

я не делаю современных мамок в прямом смысле.
у меня все больше Embedded мамы выходят.
главное в этом процессе это гарантия того что будет работать.
в определённом тех-процессе.
когда у тебя запланировано три подхода к плате их должно быть.
три. и всё. так что симуляция отнимает больше времени чем
сама разводка. такие программы как HyperLynx позволяют это с очень
хорошей точностью проделать.
я был очень удивлён результатам симуляции. когда сравнил
с живой платой картинка была почти один в один.
пока в такой программе как Топор не будет возможности
гарантированной симуляции. она будет оставаться для радио-любителей.
основная проблема этого спора только в разнице взгляда.
и в объёме выпускаемых плат. с одним инструментом я могу оценить
риск с другим нет.

Сообщение отредактировал KA_ru - Mar 24 2006, 10:03

KA_ru, на каких частотах мамки делаешь? Особенно интересует, до каких частот живая плата и модель Hyperlynx адекватны друг другу?

Ага, профессионалы - это исключительно те, кто с частотами под сотню и за сотню МГц работает, а все остальные - радиолюбители. Или просто погулять вышли. И никакую профессиональную плату без моделирования, оказываецца, сделать нельзя. Это откровение. Еще раз

To Лесоруб:

Собственно в который раз убеждаюсь что разговаривать с женщиной, а тем более спорить о том в чем она абсолютно убеждена бессмысленно. Т.к ты ей факты - она тебе эмоции.

Поэтому для начала попробуйте для себя сформулировать решение задачи:

1. По результатам моделирования (или измерений на прототипе) выяснили что имеем превышение наводки если:
два проводника в одном слое на расстоянии 10th и длина 100th
два проводника в одном слое на расстоянии 15th и длина 150th
и т.д в том числе есть и правила если они находятся на соседних слоях.

Как вы будете формулировать эти правила разводки чтобы получить работающую плату в Топоре?

2. По поводу пробников подойдите к любому спецу разбирающемуся в СВЧ и он вам объяснит физику процесса. Могу даже заранее добавить если не знаете - иногда даже пробник не нужен, просто поднесите руку поближе к устройству и увидите интересные результаты.

3. Под разработчиком платы я понимаю человека разбирающегося в проектировании устройств, а не простого тополога который единственное что умеет это размещать компоненты и соединять их трассами и делать это может только под "неусыпным" контролем РАЗРАБОТЧИКА.

4. Параллельными отрезками считаются любые отрезки (проведенные под ЛЮБЫМИ углами) если расстояния между ними не изменяются. Они анализируются и при разводке и при любом моделировании. Выпадают из этого ряда РАСХОДЯЩИЕСЯ отрезки (т.е расстояние между ними постоянно изменяется) именно о них и идет реч. Для них невозможно сформулировать адекватных правил разводки.

Сообщение отредактировал fill - Mar 24 2006, 14:33

Полностью поддерживаю fill-а. Тем более, как СВЧ инженер.

Проблемы непараллельных участков, дуг и прочего - это только часть проблем оценки наводок.

Есть еще проблема возрастания сигнала на на большом сопротивлении. Это когда наводки с одинаковым уровнем мощности в двух разных цепях с разной нагрузкой имеют разный уровень по напряжению. Например, одна цепь TTL, другая CMOS - и никакой топор такую схему правильно не разведет, так как там нет даже возможности описать критерии, по которым следует прогладывать трассы. Никакие физические ограничения типа "там поближе" и "тут подальше" не помогут.

Методы моделирования наводок в печатных платах приблизительно одинаковые и у ментора, каденса, и у зукена. Где-то что-лучше, где-то что-то хуже.

Реально я вижу возможность промоделировать топоровскую плату только средствами пакета AWR Signal Integrity. Здесь будет загружена топология полностью и на ней будет сделано полное EM моделирование. Однако это все теоретически. На практике большое соотношение минимальных элементов к размерам платы приведет к очень большому числу ячеек анализа. Поэтому придется делать упрощения.

Что касается заявления DXP по поводу профессионализма при разводке низкочастотных плат, то никто не спорит, здесь он тоже нужен. Но разводка низкочастотных плат есть ремесленничество, типа поставленной на поток хохломской росписи, а разводка плат, где присутствуют СВЧ сиглалы и цифровые цепи - это искусство, типа единичных картин Да Винчи. Соответственно, и краски, и кисточки тоже отличаются.

я всетаки делил бы на профессионалов и любителей по принципу

Ежели за деньги и для всех и качественно то професионал, в не зависимости СВЧ или однослойка.

А ежели только для себя и из-за любопытства или изучения, как вспомогательное средство то это любитель, как бы хорошо сделано не бвло

Но ведь эти критерии существуют? Лично Вы, как СВЧ-инженер, как-то это делаете. Вы что, не можете описать последовательность своих действий? Тогда это не проектирование, а шаманство

вопрос не о том кто профи или нет. а во сколько обойдётся ваша ошибка. без симуляции.
и кто будет ответственность нести. вы или ваш руководитель проекта.
и будете ли вы после такой ошибки работать дальше?



на сегодня это 400МГц. добавлю что проблем с EMI нет.!!!! об этом тоже забывать не надо.

Конечно существуют. Критерии следующие: уровень возбуждающего сигнала в одной цепи и уровень наводимого сигнала в другой цепи. И подробное описание цепи со всеми нагрузками (а в СВЧ нагрузка это не обязатерьно припаянная деталь). Далее делается полное EM моделирование топологии произвольной формы и высчитывается наводка. Так можно промоделиовать один проводник, два, максимум десять. Для СВЧ схем этого более чем достаточно. Но в неСВЧ платах цепей на порядки больше. Поэтому приходится изобретать специальные методики и упрощения, типа параллельных проводников.

Насколько я понимаю, основное отличие топоровской платы от всех прочих с точки зрения EMI - это обилие дуг произвольных углов. Но дуги элементарно аппроксимируются отрезками. Или проблемой являются неортогональные трассы?

KA



Картинка или точные значения помех?
Фотография, например, отображает объект “один в один” и позволяет определить геометрические соотношения между объектами, но не предоставляет информации о самих размерах.



Удивительные существа – мужчины. Поставят все с ног на голову, а потом рассуждают о женской логике.
Вернемся к истокам и пока оставим TopoR.
Напомню, что трассировщик и симулятор – это разные программы. Сегодня любой трассировщик может осуществлять диагональную трассировку и сглаживать углы. (По-видимому, это кому-то нужно.)
Симулятор - некоторая программа, основное назначение которой обсчитывать топологию, полученную после работы трассировщика. Если при этом симулятор не может рассчитать какую-либо топологию, созданную трассировщиком, то это – недостаток симулятора, а не трассировщика. (Найдите логическую ошибку.)
Я уверена, что разработчики HyperLynx уже работают в нужном направлении, тем более что, как любезно подсказал г-н Потапов, их конкуренты – Cadence – уже справляются с неортогональной топологией.

На СБИСах очень долго трассировали только ортогонально и (о чудо!) вдруг заговорили о преимуществах диагональной трассировки: и длину сокращает, и площадь уменьшает, и межслойных переходов меньше. В докладе на серьезной САПРовской конференции (DAC 2005) – формулы и картинки: оказывается в равнобедренном прямоугольном треугольнике гипотенуза почти в полтора (точнее в 1,41) раза короче суммы двух катетов. (Обалдеть. – Я об этом знала уже в седьмом классе.) И название специальное придумали X-architecture. Пройдет лет пятьдесят, и появятся научные статьи, обосновывающие необходимость сглаживания. Дадут название O-architecture. Потом соединят, и будет XO, а это уже признак высокого качества, хотя, наверное, найдутся и те, кому-то достаточно “три звездочки”.


Fill:


Именно так, как Вы описали.
То, что сейчас такого механизма нет, или Вы не представляете, как это можно сделать, вовсе не означает, что это в принципе невозможно.
Во всяком случае, в редакторе при выделении фрагмента, проводника или всей цепи указывается длина выделенного участка. Зазоры также считаются.
В предыдущем сообщении я говорила о растровом изображении. (Приходится не только рассказывать анекдот, но еще и объяснять, где нужно смеяться, и почему )
Возьмем ортогональную трассировку.
Есть проводник длины L, параллельный оси X. Проложен еще один проводник, состоящий из двух фрагментов: первый фрагмент второго проводника длины L параллелен первому проводнику на расстоянии d выше него, второй фрагмент длины L – перпендикуляр к первому фрагменту.
Другая реализация описанной ситуации: разбиваем L на k частей и делаем на втором проводнике k ступенек.
И в том и в другом варианте топология содержит только фрагменты, параллельные осям координат. Увеличивая k (увеличивая число ступенек и уменьшая их размер) мы постепенно приходим к неортогональным проводникам. Так что технических трудностей нет и в HyperLynx.
Увеличивая L или/и уменьшая d можно получить сколь угодно большое (в пределе бесконечное) различие в уровнях наводок на проводниках в различных вариантах их топологической реализации.
Теперь констатируем: Топорная топология имеет в принципе на порядок меньший уровень наводок, чем сделанная другим трассировщиком. Если к этому добавить сглаживание углов и существенно меньшее число переходных отверстий (только не говорите, что для ВЧ-плат это не имеет значения), то получается, что Топор – идеальный инструмент как раз для ВЧ-дизайна. (“А мужики-то не знают” ©. Нужно продать мысль разработчикам )
Теперь мы предполагаем, что с платой работает не тупой тополог, а виртуоз-разработчик, кисточки которого так поэтично воспел г-н Потапов. То есть он “разбирается в проектировании устройств” и имеет представление о потенциальных узких местах и об уровне возможных наводок, хотя бы в терминах “длина параллельных участков при заданном зазоре”. Только не говорите, что у Mentorа, Cadenc'а и т.д. есть другие механизмы при трассировке кроме увеличения зазора и перекладки проводника. Так ведь в TopoRе топология правится значительно легче и быстрее, на то он и топологический.

To Лесоруб



Это, видимо, шутка.

Конечно, можно прорисовать кривые линии ступеньками. Но это будет мартышкин труд.

Во-первых, модели параллельных микрополосковых линий имеют ограничение на соотношение длины сегментов к зазору и ширине самих линий. То есть, чем мельче будет разбиение, тем ниже будет точность.

Во-вторых, при определенных соотношениях длины сегментов к зазору и ширине самих линий необходимо учитывать влияние самих ступенек на соседние. Стандартные модели, которые используются в программах анализа целостности, не позволяют это делать

В-третьих, даже если все эти проблемы будут преодолены, то время анализа такой ступенчатой структуры увеличится на порядок (-ки) и зделает сам анализ бессмысленным.

Если вы твердо убеждены, что всех этих проблем не существует в принципе, то предлагаю вам промоделировать хотя бы одну созданную в топоре плату и результаты представить здесь и сравнить их с результатами анализа оттрассированной в спектре ортогональной платы.

Тогда "мужики узнают наверняка".

Было бы и правда интересно сравнить. Кто-нить пробовал трассировать в Топоре и в чем-нибудь традиционном, а потом сравнить работу двух живых плат? Да не обидятся на меня фанаты НЧ-плат , особенно интересуют частоты начиная с десятков МГц.

Сейчас почитал доку по Hyperlynx, конкретно User_Xtalk.pdf. Там говорится что решатель является конечно-элементным и по-любому разбивает цепь (даже состоящую из 1 ортогонального сегмента) на множество (сотни) кусочков. Тогда при чем здесь неортогональность отрезков, господин Потапов?
Далее. Если максимальная наводка получается при параллельности проводников, а минимальная при перпендикулярности, то что мешает внести в формулу расчета наводки в том же Hyperlynx коэффициент вида cos a? Где а - угол между проводниками. И не надо извращаться со ступеньками