реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Питание PLL в Actel A3P600L
DSIoffe
сообщение Apr 25 2012, 10:30
Сообщение #1


Дима
*****

Группа: Свой
Сообщений: 1 683
Регистрация: 15-12-04
Из: Санкт-Петербург
Пользователь №: 1 486



Здравствуйте все!
Я читаю datasheet и user's guide на A3P600L, никогда ещё Actelями не пользовался.
Написано, что если PLL в проекте не используется, то софт автоматически его отключает, и я в этом случае _должен_ посадить питание PLL (вывод VCCPLF) на землю (см., например, раздел "Recommended Board-Level Considerations" в "ProASIC3L FPGA Fabric User’s Guide".
Я сейчас ещё не определился, понадобится мне PLL или нет.
Скажите, пожалуйста, кто может: есть ли способ попросить софт оставить PLL включённым, чтобы я мог нормально развести питание PLL? Очень не хочется тащить его через перемычку, у меня корпус BGA.
Заранее признателен.


--------------------
© CОПЫРИГХТ: Дмитрий Иоффе, Советский Союз.
Приглашаю посмотреть: http://muradowa.spb.ru/ и http://www.drtata.narod.ru/index.html
Go to the top of the page
 
+Quote Post
yes
сообщение Apr 25 2012, 11:16
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 198
Регистрация: 23-12-04
Пользователь №: 1 640



мы подключаем VCCPLLF (а также A B C D E в 3000) и не используем PLL
никаких проблем не было.

так как актел борется за низкопотребление, то, возможно, отключение этого питания позволяет сэкономить несколько мВт

---------------

ну и если воткнуть в проект PLL, то софт его не убирает (на крайний случай можно куда-нибудь такт с PLL завести), то есть такую просьбу для софта сформулировать не сложно
Go to the top of the page
 
+Quote Post
gosu-art
сообщение Apr 26 2012, 04:34
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 555
Регистрация: 14-10-09
Пользователь №: 52 939



У меня тоже A3P600L. ПЛЛ не использую, посадил на землю - все норм!
Go to the top of the page
 
+Quote Post
DSIoffe
сообщение Apr 27 2012, 08:15
Сообщение #4


Дима
*****

Группа: Свой
Сообщений: 1 683
Регистрация: 15-12-04
Из: Санкт-Петербург
Пользователь №: 1 486



Спасибо большое. А вот ещё вопрос, чтобы не заводить новую тему.
На какие выводы микросхемы A3P600L надо подавать тактовую частоту, чтобы она распространялась глобально по всему кристаллу?
В тексте "ProASIC3L FPGA Fabric User’s Guide" в разных местах сказано так:
Стр. 78 UG:
The CCCs in the corner locations drive the quadrant global networks, and the CCCs in the middle of the east and west chip sides drive the chip global networks. The quadrant global networks span only a quarter of the device, while the chip global networks span the entire device.
Стр. 204 UG:
m = Global pin location associated with each CCC on the device: A (northwest corner), B (northeast corner), C (east middle), D (southeast corner), E (southwest corner), and F (west middle)
,то есть глобальная сеть связана с блоками CCC C и F, а на стр. 287 UG:
All inputs labeled GC/GF are direct inputs into the quadrant clocks
, то есть C и F работают только на квадранты.
Как правильно?
Заранее признателен.


--------------------
© CОПЫРИГХТ: Дмитрий Иоффе, Советский Союз.
Приглашаю посмотреть: http://muradowa.spb.ru/ и http://www.drtata.narod.ru/index.html
Go to the top of the page
 
+Quote Post
Zwerg_nase
сообщение May 3 2012, 14:13
Сообщение #5


Местный
***

Группа: Свой
Сообщений: 204
Регистрация: 14-10-05
Из: г. Москва
Пользователь №: 9 641



Цитата(DSIoffe @ Apr 27 2012, 12:15) *
Спасибо большое. А вот ещё вопрос, чтобы не заводить новую тему.
На какие выводы микросхемы A3P600L надо подавать тактовую частоту, чтобы она распространялась глобально по всему кристаллу?
В тексте "ProASIC3L FPGA Fabric User’s Guide" в разных местах сказано так:
Стр. 78 UG:
The CCCs in the corner locations drive the quadrant global networks, and the CCCs in the middle of the east and west chip sides drive the chip global networks. The quadrant global networks span only a quarter of the device, while the chip global networks span the entire device.
Стр. 204 UG:
m = Global pin location associated with each CCC on the device: A (northwest corner), B (northeast corner), C (east middle), D (southeast corner), E (southwest corner), and F (west middle)
,то есть глобальная сеть связана с блоками CCC C и F, а на стр. 287 UG:
All inputs labeled GC/GF are direct inputs into the quadrant clocks
, то есть C и F работают только на квадранты.
Как правильно?
Заранее признателен.

Чтобы получить доступ к global networks надо использовать т.н. Hardwired I/Os в середине западной и восточной стороны кристалла, т.е. GFA[2:0] и GFC[2:0] (см. в атаче). Если Вам нужна будет PLL, то надо использовать только GFA[2:0]. Фраза All inputs labeled GC/GF are direct inputs into the quadrant clocks, видимо, опечатка.
Прикрепленные файлы
Прикрепленный файл  ProASIC3L_Globals.pdf ( 54.94 килобайт ) Кол-во скачиваний: 85
 
Go to the top of the page
 
+Quote Post
DSIoffe
сообщение May 3 2012, 14:43
Сообщение #6


Дима
*****

Группа: Свой
Сообщений: 1 683
Регистрация: 15-12-04
Из: Санкт-Петербург
Пользователь №: 1 486



Большое спасибо!


--------------------
© CОПЫРИГХТ: Дмитрий Иоффе, Советский Союз.
Приглашаю посмотреть: http://muradowa.spb.ru/ и http://www.drtata.narod.ru/index.html
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 3rd July 2025 - 05:10
Рейтинг@Mail.ru


Страница сгенерированна за 0.01851 секунд с 7
ELECTRONIX ©2004-2016